PATENT ABSTRACTS OF JAPAN

(11)Publication number:

10-093961

(43)Date of publication of application: 10.04.1998

(51)Int.CI.

HO4N 7/24

(21)Application number: 09-235398

(71)Applicant: SAMSUNG ELECTRON CO LTD

(22)Date of filing:

15.08.1997

(72)Inventor: READER CLIFF

SON JAE CHEOL **QURESHI AMJAD**

NGUYEN LE

(30)Priority

Priority number : 96 699303

Priority date: 19.08.1996

Priority country: US

96 699382

19.08.1996


US

(54) METHOD FOR PROCESSING VIDEO DATA AND ITS DEVICE

(57)Abstract:

PROBLEM TO BE SOLVED: To provide a method and a circuit which can operate fast processing of video data.

SOLUTION: This device contains three processors, i.e., a scalar processor 210, a vector processor 220 and a bit stream processor 245. In encoding and decoding of video data, the processor 220 executes an operation that can efficiently be carried out by a single instruction multiple data processor. The processor 245 executes Huffman and RLC encoding or decoding. In the processor 245, a computer system processes simultaneously many data streams. The processors 210 and 220 can be programmed to execute a single arithmetics or a Boolean instruction. The processor 245 can be programmed to execute entire video data processing operations.



LEGAL STATUS

[Date of request for examination]

25.12.2001

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平10-93961

(43)公開日 平成10年(1998) 4月10日

(51) Int.Cl.⁶ H04N 7/24 識別記号

H04N 7/13

(71)出顧人 390019839

FΙ

Z

審査請求 未請求 請求項の数6 FD (全129頁)

(21)出願番号

特顯平9-235398

(22)出顧日

平成9年(1997)8月15日

(31) 優先権主張番号 699,303

(32)優先日

1996年8月19日

(33)優先権主張国

米国(US)

(31)優先権主張番号 699,382

(32) 優先日

1996年8月19日

(33)優先権主張国

米国 (US)

(72)発明者 ジャエ・チォル・ソン

(72)発明者 クリフ・リーダー

2666

アメリカ合衆国・カリフォルニア・

アメリカ合衆国・カリフォルニア・

95070・サラトガ・ピーオーボックス・

95014・クパティノ・パークウッド・ドラ

大韓民国京畿道水原市八達区梅灘洞416

イヴ・#1・10250

三星電子株式会社

(74)代理人 弁理士 志賀 正武 (外2名)


最終頁に続く

(54) 【発明の名称】 ビデオデータ処理方法及び装置

(57)【要約】

【課題】 ビデオデータの高速処理動作ができる方法及 び回路を提供する。

【解決手段】 同時に動作可能な3個の処理器、スカラ 一処理器210、ベクトル処理器220及びピットスト リーム処理器245とを含む。ビデオデータをエンコー ディングまたはデコーディングすることにおいて、ベク トル処理器220は、単一命令多重データ処理器により 効率的に遂行され得る動作を遂行する。ビットストリー ム処理器245は、ハフマン及びRLCエンコーディン グまたはデコーディングを遂行する。ビットストリーム 処理器245は、コンピュータシステムが多数個のデー タストリームを同時に処理する。スカラー処理器210 及びベクトル処理器220は、単一算術またはブール命 令を実行するようにプログラムされ得る。ビットストリ ーム処理器245は、全体的なビデオデータ処理動作を 遂行するためにプログラムされ得る。



【特許請求の範囲】

【請求項1】 ビデオデータをエンコーディングまたは デコーディングするためのシステムにおいて、

1

ビデオデータに対して線形変換を遂行するベクトル処理 器、

前記ベクトル処理器の出力を圧縮したり、前記のベクトル処理器に入力するためにビデオデータを復元するビットストリーム処理器、及び、

前記のベクトル処理器と前記ビットストリーム処理器の動作を同期化させる制御回路を含んでおり;前記のビッ 10トストリーム処理器は、1つのビデオデータストリームに対する処理を中止し、他のビデオデータストリームに対する処理を開始するように、前記の制御回路によりインタラプトされ、前記のシステムが2個のビデオデータストリームを実時間的にエンコーディングまたはデコーディングできるように、前記のビットストリーム処理器が2個のビデオデータストリームをほぼ同時に処理することができることを特徴とするビデオデータのエンコーディングまたはデコーディングシステム。

【請求項2】 前記の各ビデオデータストリームは、動画像を表わすことを特徴とする請求項1記載のビデオデータのエンコーディングまたはデコーディングシステム。

【請求項3】 ビデオデータをエンコーディングまたは デコーディングするためのシステムにおいて、

ビデオデータに対して線形変換を遂行するベクトル処理器、及び前記ベクトル処理器の出力を圧縮したり、前記のベクトル処理器に入力するためにビデオデータを復元するビットストリーム処理器を含んでおり;前記のベクトル処理器は、単一算術またはブール命令を実行できるようにプログラムされ得、前記のビットストリーム処理器は、単一算術またはブール命令を実行できるようにプログラムされ得ないことを特徴とするビデオデータのエンコーディングまたはデコーディングシステム。

【請求項4】 ビデオデータをエンコーディングまたは デコーディングするための方法において、

ビデオデータに対し線形変換を遂行するベクトル処理器、及び前記ベクトル処理器の出力を圧縮したり、前記のベクトル処理器に入力するためにビデオデータを復元するピットストリーム処理器を含んでおり;前記のベク 40トル処理器は、単一算術またはプール命令を実行できるようにプログラムされ得、前記のビットストリーム処理器は、単一算術またはブール命令を実行できるようにプログラムされ得ないことを特徴とするビデオデータのエンコーディングまたはデコーディング方法。

【請求項5】 前記の各ビデオデータストリームは、動画像を表わすことを特徴とする請求項4記載のビデオデータのエンコーディングまたはデコーディング方法。

【請求項6】 ビデオデータをエンコーディングまたは デコーディングするための方法において、 ビデオデータに対し線形変換を遂行するベクトル処理器、及び前記ベクトル処理器の出力を圧縮したり、前記のベクトル処理器に入力するためにビデオデータを復元するビットストリーム処理器を含んでおり;前記のベクトル処理器は、単一算術またはブール命令を実行できるようにプログラムされ得、前記のビットストリーム処理器は、単一算術またはブール命令を実行できるようにプログラムされ得ないことを特徴とするビデオデータのエンコーディングまたはデコーディング方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、コンピュータによるデータ処理に関し、特にコンピュータによるビデオデータ処理に関する。

[0002]

【従来の技術】通常、コンピュータはシステムデータを 圧縮したり復元するために使用されて来た。システムデータには、停止及び/または動画像のイメージを含むピデオデータが含まれる。また、システムデータには、オーディオデータ、例えば動画像のサウンドトラックが含まれる。ピデオデータの高速処理が可能な方法及び回路を提供することが好ましい。

[0003]

20

50

【発明が解決しようとする課題】従って、本発明の目的は、ビデオデータの高速処理ができる方法及び回路を提供することにある。

[0004]

【課題を解決するための手段】いくつかの実施例におい て、本発明によるコンピュータシステムは、同時に動作 可能な3個の処理器、すなわちスカラー処理器、ベクト ル処理器及びビットストリーム処理器を含む。ビデオデ ータをエンコーディングまたはデコーディングすること において、ベクトル処理器は、単一命令多重データ(Sin gle Instruction Multiple Data: SIMD) 処理器により 効率的に行われる動作を遂行する。このような動作とし ては、1) 離散余弦変換(Discrete Cosine Transform: DCT) のような線形データ変換、2) モーション補償な どがある。ビットストリーム処理器は、ワードまたは半 ワード(half-words)より特定のピット上における動作を 含む動作を遂行する。このような動作としては、例え ば、MPEG-1、MPEG-2、H. 261、H. 2 63に使われるハフマン(huffman)及びRLCエンコー ディングとデコーディングなどがある。スカラー処理器 は、ハイレベルビデオ処理(例えば、ピクチャーレベル 処理)を遂行し、ベクトル及びビットストリーム処理器 の動作を同期化させ、外部装置のインターフェースを制 御する。いつくかの実施例において、コンピュータシス テムは、多数のデータストリームを同時に処理すること ができる。その結果、コンピュータシステムの使用者 は、2個以上の会合や画像会議も可能である。ピットス

トリーム処理器では、多様なビットストリームが実時間 的に同時にエンコーディングまたはデコーディングされ るように文脈(contexts)を切換することができるので、 多重データストリームの同時処理が可能になる。

【0005】いくつかの実施例において、スカラー及び ベクトル処理器は、各処理器が単一算術命令またはブー ル(boolean)命令を遂行するようにプログラムされ得る 点から見るとプログラム可能である。ビットストリーム 処理器は単一算術命令またはプール(boolean)命令を遂 行するようにプログラムされ得ない点から見ると、プロ 10 グラム不能である。むしろ、ビットストリーム処理器 は、1セットのビデオデータに対し、全体的なビデオデ **ータ処理動作を遂行するようにプログラムされ得る。ビ** ットストリーム処理器が、単一算術命令またはブール命 令を遂行するためにプログラムされないようにすること で、ピットストリーム処理器が高速で動作することがで きる。スカラー及びベクトル処理器がプログラム可能に することにより、ビデオデータエンコーディング及びデ コーディングの標準から変更されたシステムを採択する ことが容易である。

[0006]

【発明の実施の形態】図1は、マルチメディア処理器1 10を含むメディアカード100を示している。この実 施の形態において、マルチメディア処理器110は、そ の仕様がカリフォルニアサンホセに常住する三星半導体 株式会社で製作されるタイプMSP-1EX (商標名) 処理器である。処理器MSP-1EXは下記の付録Aに 記述されている。処理器110は、ローカルバス105 を通してホストコンピュータシステム(図示せず)と通 信する。いくつかの実施例において、バス105は、3 30 2ピット、33MHz PCIバスである。処理器11 **Oから出力されるデジタルビデオデータは、D/A(デ** ジタル/アナログ)変換器112に結合される。ビデオ 部分だけでなく、デジタルビデオデータは、オーディオ 部分、例えば映画のサウンドトラックを含むことができ る。変換器112の出力は、アナログデータを処理する TVセット(図示せず)または他のシステムに結合され 得る。いくつかの実施例において、処理器110はA/ D (アナログ/デジタル)変換器(図4から図6参照) から出力されるデジタルビデオデータを受信するための 40 入力ポートを含む。

【0007】処理器110は、コーデック(CODE C) 114に連結される。CODEC114は、デープ レコーダ(図示されていない)または他の装置からアナ ログオーディオデータを受信する。CODEC114 は、電話線(図示されていない)からアナログ電話デー タを受信する。CODEC114は、アナログデータを デジタル化してから、これを処理器110へ伝送する。 CODEC114は、処理器110からデジタルデータ を受信し、このデータをアナログ形態に変換し、必要に 50

よってこのアナログデータを伝送する。処理器110は パス122によりメモリ120に連結される。図1にお いて、メモリ120はSDRAM(synchronous DRAM) であり、パス122は64ピット、80MHzバスであ る。他の実施例では、他のメモリ、バス幅、及びバス速 度が使用される。非同期メモリ及びバスがいくつかの実 施例に使用される。カード100のいくつかの実施例 は、Le. Nguyenを出願人とし、本出願と同日付 で出願された"Multiprocessor Operation in a Multim edia SignalProcessor"という発明の名称を有する、米 合衆国特許出願明細書(弁理士参照番号:M-4364 US)に記載されており、その全体的な内容は、本発明 で参照として引用される。

【0008】図2は、処理器110の一実施例によるブ ロック図である。処理器110は、スカラー処理器21 0、ベクトル処理器(VP)220及びピットストリーム処 理器(BP)245を含む。いくつかの実施例において、処 理器210は40MHzで動作し、公知の標準ARM7 命令語セットを支援する32ビットRISC処理器であ る。ベクトル処理器220は80MHzで動作し、28 8ピットベクトルレジスタを備えた単一命令多重データ (SIMD)処理器である。VP220の一実施例は、 Songらを出願人とし、本出願と同日付で出願された "Efficient Context Saving and Restoring in a Mult itasking Computing System Environment"という発明 の名称を有する、米合衆国特許出願明細書(弁理士参照 番号: M-4365US) に記載されており、その全体 的な内容は、本発明で参照として引用される。処理器2 10、220は、単一算術命令またはプール命令また は、これらの命令のシーケンスを遂行するようにプログ ラムできる。

【0009】いくつかの実施例において、ビデオデータ 処理を高速で行うためにピットストリーム処理器245 は、単一算術命令またはプール命令を遂行するためにプ ログラムされないように設計される。特に、BP245 dadd, or, "Addand accumulat E"等のような単一命令を遂行するようにプログラムさ れ得ない。かえって、BP245は付録Aの10章に記 述されているビデオデータ処理動作を遂行するようにプ ログラムされる。これと同時に、スカラー処理器210 とベクトル処理器220は、単一算術またはブール命令 を遂行するようにプログラムされ得る。従って、処理器 110は、ビデオ標準から変形を図ることができる。 【0010】図2の図示のとおり、スカラー処理器21 0とベクトル処理器220は、キャッシュサブシステム 230に連結される。キャッシュサブシステム230 は、バス (IOBUS; 240)とバス(FBUS; 250)に連結され る。いくつかの実施例において、IOBUS240は3

2ピット、40MHzバスであり、FBUS250は6

4ピット、80MHzである。IOBUS240は、ピ

ットストリーム処理器 2 4 5、インタラプトコントローラー 2 4 8、全二重通信(full-duplex) UARTユニット 2 4 3 と、4個のタイマー 2 4 2 に連結される。FB US 2 5 0 は、メモリバス 1 2 2 (図 1 参照) に連結されたメモリコントローラー 2 5 8 に連結される。FB US 2 5 0 は、PC I パス 1 0 5 に連結された PC I パスインターフェース回路 2 5 5 に連結される。また、FB US 2 5 0 は、ビデオD/A 1 1 2 (図 1 参照)、CO DE C 1 1 4 と場合によってビデオA/D変換器(図 4 から図 6 の図示と同様である)をインターフェイスする 10 回路を含む、装置インターフェース回路 2 5 2 ("Customer ASIC"とも呼ばれる)に連結される。また、処理器 1 1 0 はメモリデータ移動器 2 9 0 を含む。

【0011】処理器110は、多数個のデータストリー **」ムが同時に処理可能である。例えば、処理器110の使** 用者が2個以上の会合と画像会議をする場合、処理器1 10は使用者が多数個の会合が視聴できるように、ビデ オ及びオーディオ処理を遂行する。多重ビデオデータス トリームを処理するために、処理器110は文脈切換を 支援する。これはBP245が多重データストリームの 20 間を切換することを意味する。画像会議において、各デ ータストリームは、遠く離れている別個の会合から送ら れることもできる。その代案として、使用者が映像会議 に参加し、同時に画像会議または映画上映を視聴するこ とができるように、付加的なデータストリームが映画チ ャンネルから送られることができる。文脈切換は、実施 例の10.12節に記述されている。文脈が切り換えら れると、スカラー処理器210は現在の文脈を貯蔵し、 他の文脈を処理するためにBP245を初期化させる。

【0012】BP245は、下記のようなビデオデータ 30 フォーマットすなわち、

- 1. ISO/IEC標準11172 (1992年) に記述されているMPEG-1;
- 2. 文書ISO/IEC JTC 1/SC 29 N 0 981 Rev (1995年3月31日) に記述されるいるMPEG-2:
- 3. "ITU-T勧告H. 261" (1993年3月) に記述されているH. 261;及び
- 4. "ドラフトITU-T勧告H. 263" (1996 年5月2日) に記述されているH. 263 を処理することができる。

【0013】ビデオデータは、スカラー処理器210、ベクトル処理器220及びピットストリーム処理器245に分けられて処理されることによって、高速処理が実現される。さらに詳しくには、ベクトル処理器220は、線形変換(DCTまたは逆DCT)とモーション補償を遂行する。このような動作は、ベクトル処理器に適する。なぜなら、これらの動作は、時々にデータのいろんな部分に対して遂行される同一の命令を必要とするからである。ピットストリーム処理器245は、ハフマン50

デコーディング及びエンコーディングとジグザグビット ストリーム処理を遂行する。スカラー処理器210は、 ビデオ及びオーディオ逆多重化と同期化及びI/Oイン ターフェーシング作業を遂行する。エンコーディング及 びデコーディング動作の例は、実施例1の10.6.1 及び10.6.2節に現れている。エンコーディング動 作において、圧縮されないデジタルデータが、バス10 5を通してフレームメモリ120またはホストシステム (図示せず) から到着する。いくつかの実施例におい て、装置インターフェース回路252は、ビデオA/D 変換器を含み、圧縮されていないデータが変換器から到 着する。ペクトル処理器220は、量子化、DCT及び モーション補償を遂行する。ピットストリーム処理器2 45は、VP220の出力を受信し、GOB (Group of Blocks)及びスライスを生成する。特に、BP245は ハフマン及びRLCエンコーディングとジグザグビット ストリーム処理を遂行する。スカラー処理器210は、 BP245の出力を受信し、ピクチャー階層符号化(pic ture layer coding)、GOP (group of pictures)符号 化及び、シーケンス階層符号化を遂行する。その後、ス カラー処理器210は、オーディオ及びビデオデータを 多重化し、符号化されたデータをバス(105または1 22) を通して、貯蔵装置またはネットワークに伝送す る。ネットワークへの伝送は、いくつかの実施例のネッ トワークに連結された装置インターフェース回路252 への伝送を含む。

【0014】デコーディングにおいて、処理は逆に遂行 される。スカラー処理器210は、システムデータをビ デオ及びオーディオ成分に逆多重化し、ビデオデータの シーケンス階層、GOP及びピクチャー階層デコーディ ングを遂行する。その結果、生成されたGOBまたはス ライスは、ピットストリーム処理器245に供給され る。処理器245はジグザグ処理とハフマン及びRLC デコーディングを遂行する。VP220は、BP245 の出力を受信し逆量子化、IDCT及びモーション補償 を遂行する。VP220は、必要なら(例えば、ピクチ ャーイメージのエッジを平坦化させる場合)、任意の前 処理を遂行し、復元されたデジタルピクチャーを装置イ ンターフェース回路252または貯蔵装置に供給する。 スカラー処理器210、ベクトル処理器220とビット ストリーム処理器245は、多くのブロックのデータに 対して並列に動作することができる。スカラー処理器2 10がピクチャー層及び上位層を処理することにより、 処理器内部の通信を減少させる。これは、ピクチャー層 及び上位層が、制御及び I / O機能のためにスカラー処 理器210では使用されるが、ベクトル処理器220及 びピットストリーム処理器245では使用されない情報 を含んでいるからである。このような情報の例として は、フレームを装置インターフェース回路252に伝送 するために、スカラー処理器210で使用されるフレー

ムレートが挙げられる。

【0015】図3は、ビットストリーム処理器245の 一実施例によるプロック図である。図3に示された信号 は、実施例1の10.5節に記述されている。この信号 は、ピットストリーム処理器245とIOBUS240 (図2参照) との間のインターフェースを提供する。B P245において、これらの信号は、SRAM320を 含む IOBUSインターフェースユニット310により 処理される。また、BP245は、VLC FIFOユ ニット330、VLC LUT ROM340、制御ス 10 テートマシン350と、レジスタファイルとSRAMを 含むBPコアユニット360を含む。図3のブロック は、実施例1の10.4節に記述されている。 ROM340は、4個の標準、すなわちMPEG-1、MPE G-2、H. 261及びH. 263に対しハフマンエン コーディング及びデコーディング時に使用されるルック アップテーブルを含む。テーブルに貯蔵される情報量が 膨大であるにも拘わらず、ROM340は768*12 ピットの小さいサイズを有する。小さいサイズはテーブ ルを共有し、実施例1の4節に記述されているような他 20 の技術により実現される。

【0016】本発明を特定の好ましい実施例に関連し図示し説明したが、本発明はそれに限定されず、特許請求の範囲により備えられる精神や分野から離脱しない限度内で、本発明が多様に改造及び変化され得ることが、当業界で通常の知識を有する者なら容易に分かる。特に、本発明は任意の回路、クロックレートまたはこれらの実施例のタイミングにより限定されるものでない。

[0017]

【実施例1】

MSP-1EXシステム仕様

第 1 章 技術的な概要

本章は、ハードウェア及びソフトウェア設計者が見せあげるマルチメディア信号処理器 ("MSP-x") の技術的な概要を説明する。

1. 1 機能

マルチメディア信号処理器(MSP-x)は、パーソナルコンピュータ及び注文者製品応用のための広範囲な集積機能を提供するために、一群の単一チップVLSI装置を形成する。MSP群は、最適の費用/性能ために、計算に対する単一命令多重データ(SIMD)モデルを適用する強力なベクトル処理器の構造に基づいたものである。その特性は下記のとおりである。

- * 完全なプログラム可能性
- *ARM命令語セット構造に基づく。
- *集積された40MHz ARM7 RISC CPUコーア
- *高性能デジタル信号処理のための80MHzベクトル 処理器
- ***9ピット整数ALU動作のための2.56Gops**

- * 16ビット整数掛け算-累積動作のための2.56G ops
- *32ピットIEEE浮動小数点加算のための640M folps
- *32ピットIEEE浮動小数点掛け算&加算のための1280Mflop
- *選択的な注文型化またはグラフィックス機能のための 未使用の10Kgates
- *0.65 µm 3.3 v / 5 v CMOS技術に基づく。
- *128ピン-128ピンパッケージ
- MSPは初期に4個の主要機能を支援する。
- * ピデオ
- *オーディオ/サウンド
- *遠距離通信
- *2D/3Dグラフィックス(選択)
- 1. 1. 1 <u>ビデ</u>オ
- *全機能がファームウェアでプログラム可能である。
- *実時間MPEG-1デコーディング及びエンコーディング
- *実時間MPEG-2デコーディング
- *ほぼ実時間的なMPEG-2エンコーディング
- *実時間H. 324デコーディング及びエンコーディング
- *任意のスクリーンサイズまたは解像度に対するイメージスケーリング
- *RGBとYUV間の色空間変換
- *ピクチャー輪郭強調及び雑音減少のためのイメージフィルタリング
- 30 * 4/3フールダウン変換
 - 1. 1. 2 オーディオ/サウンド
 - *全機能がファームウェアでプログラム可能である。
 - * 実時間MPEG-1オーディオデコーディング及びエ ンコーディング
 - *実時間MPEG-2オーディオデコーディング及びエ ンコーディング
 - *実時間H. 320及びH. 324オーディオデコーディング及びエンコーディング
 - *実時間G. 728及びG. 723音声コーディング
 - *実時間サウンドプラスターエミュレーション
 - *ウェーブテーブル合成
 - *FM合成
 - 1. 1. 3 遠距離通信
 - 1. 1. 3. 1 モデム
 - *標準非同期COMポートインターフェース (NS 16550A UART互換可能)
 - *28.8Kから2.4KbpsまでのV.34
 - *4800、9600無符号化及び9600bpsトレリス符号化に対するデータレートを有するCCITT-

50 V. 32bis



- *Hayes AT命令語セットの互換性
- *呼出進行モニタ
- * V. 25 b i s オートダイアル
- *DTMF及びパルスダイアリング
- * 非同期エラー復旧プロトコル
- * V. 42エラー訂正
- 1. 1. 3. 2 ファクシミリ
- *9600bpsまたは7200bpsのV. 29
- *4800bps = td2400bps oV. 27
- *呼出進行モニタ
- *DTMF及びパルスダイアリング
- *G3トランスファーら
- *T. 4/T. 30動作
- 1. 1. 3. 3 電話応答
- *電話機セットまたはマイクロフォンを通して挨拶の言
- *受信された電話に対し自動応答し、予め録音されたメ ッセージに応信
- *電話をかけた相手からのメッセージ録音
- *電話をかけた相手が残したメッセージ再生
- 1. 1. 4. <u>2D/3Dグラフィックス</u> (選択)
- *BITBLT
- *2Dライン&多角形ドローイング及びシェージング
- *3Dポイント、ライン及び三角形に対する幾何学及び 採光計算
- *テクスチャーマッピングで3Dカラー計算
- *プレンディング

【0018】1.2 ハードウェアの構造

1.2.1 概要

MSP-1マルチメディアコプロセッサ群は、集積度レ 30 US) ベル、費用及び性能を含む多様な要求事項を満足させる ように設計する。MSP-1処理器を含むプロック図は 図4の図示のとおりである。MSP-1群は、下記のよ うなピン-アウトオプションを行う。

- *MSP-1は、外部SDRAMを使用せず、エントリ - レベルとして使用され るように設計される。
- *MSP-1EXは、外部SDRAMとインターフェー シングのための32ピットメモリを含む。
- *MSP-1Fは、外部SDRAMとインターフェーシ ングのための64ピットメモリを含む。
- *MSP-1Gは、集積されたSVGAコントローラ 一、高速化した3Dグラフィックス加速が加えられたR AMDACを含む。図5は、MSP-1E処理器を含む システムのプロック図である。
- 1.2.2 外部コーデック

図6は、外部コーデックと共にMSP-1処理器を含む システムのプロック図である。

【0019】1. 2. 2. 1 <u>MSP-1EXの材料目</u>

次は、MSP-1EXに対して提示された材料目録であ 50 また、MSPはソフトウェアで制御される初期化及び、

る。

- *MSP-1EX
- ***512K×32ピット同期DRAM**
- *NTSC/PALエンコーダー(三星のKS011

10

- *オーディオ&遠距離通信CODEC(アナログデバイ ス社のAD1843)
- *その他(キャパシタ、抵抗、増幅器、コネクタ等)
- *プリントされた回路基板
- 【0020】1.3 マイクロ構造

1. 3. 1 概要

基本的にMSPマイクロ構造は、非常に強力なDSPコ アと、注文者社により規定されたメモリ&I/Oサブシ ステムとから構成される(図2参照)。 DSPコアは、 下記のことを含む。

- *40MHzで動作し、一般的な処理のために使用され る32ピットARM7 RISC CPU
- *80MH2で動作し、信号処理のために使用されるべ クトル処理器
- 20 * 8 0 M H z で動作し、 2 K B 命令キャッシュ、 5 K B データキャッシュ及び16KB ROMキャッシュを有 する共有されたキャッシュサブシステム。データキャッ シュは、ハードウェアまたはソフトウェアにより制御さ れ得る。
 - *80MH2で動作し、内部の多くのFBUS周辺機器 とインターフェースする高速64ピットバス (FBU
 - *40MHzで動作し、内部の多くのIOBUS周辺機 器とインターフェースする低速32ビットパス(IOB

内部のFBUS周辺機器は下記のものを含む。

- *32ビット33MHz PCIパスインターフェース
- *64ピットSDRAMメモリコントローラー
- *8チャンネルDMAコントローラー
- *注文者ASICロジックプロック。注文者ASICロ ジックプロックは、多様なアナログコーデックに対する インターフェースと、注文者の規定した I / O装置を含 む合計10Kgatesを提供する。インターフェース ロジックは、三星のKS0119NTSCエンコーダー 40 及び、アナログデバイス社のAD1843コーデックを 支援する。

【0021】*ホスト(Pentlure)メモリからMSPロー カルSDRAMメモリまでのデータをDMAすることに 使用されるメモリデータ移動器

- *ビデオビットストリームを処理するビットストリーム
- ***16450UARTシリアルライン**
- *8254-互換可能なタイマー
- *8259-互換可能なインタラプトコントローラー



```
インタラプトのために使用される特殊なレジスタ(MS
                             * [0022]
P制御レジスタ)を含む。
```

```
1. 4 MSP-1EXピン説明
1. 4. 1 合計:256ピン
1. 4. 2 PCIパスインターフェース (53ピン)
CLK
          クロック入力ピン
RSTL
          入力ピンリセット、アクチプロー
AD[31:0]
          アドレス及びデータバスピン
C_BEOL
          コントロール&パイト0イネーブルピン、アクチブロー
C_BE1L
          コントロール&バイト1イネーブルピン、アクチブロー
C_BE2L
          コントロール&バイト2イネーブルピン、アクチプロー
C_BE3L
          コントロール&パイト3イネーブルピン、アクチプロー
PAR
          パリティピン
FRAMEL
         サイクルフレームピン、アクチプロー
IRDYL
         開始者準備ピン、アクチブロー
TRDYL
         ターゲット準備ピン、アクチブロー
STOPL
         停止トランザクションピン、アクチブロー
LOCKL
         ロックトランザクションピン、アクチブロー
IDSEL
         初期化装置選択入力ピン
DEVSEL
         装置選択ピン、アクチプロー
REQL
         パス要請ピン、アクチプロー
GNTL
         パス承認ピン、アクチブロー
PERRL
         パリティエラーピン、アクチプロー
SERRL
         システムエラーピン、アクチプロー
         インタラプトピン、アクチブロー
INTAL
1. 4. 3 その他(6ピン)
TCK
         JTAGテストクロック入力ピン
TDI
         JTAGテストデータ入力ピン
TDO
         JTAGテストデータ出力ピン
TMS
         JTAGテストモード選択入力ピン
TRSTL
         JTAGテストリセット入力ピン
CLK
         クロック入力。これは40MHzクロック入力ピンであ
         る。
1. 4. 4 KS0119 NTSC/PALT>コーダーインターフェース
     (24ピン)
SFRS
         3ワイヤーホストインターフェースのためにKS011
         9に出力されるフレーム同期
SCLK
         KS0119に出力されるシリアルクロック
SDAT
         シリアルデータIノO
```

BGHS MSPに入力される水平同期信号 BGVS MSPに入力される垂直同期信号

MSSEL マスタ選択 PD[15:0] KS0119に出力されるピクセルデータ BGCLK KS0119に出力されるピクセルクロック

PROMCSL BIOS PROMチップ選択

【0023】1. 4. 5 <u>AD1843オーディオ&遠</u> <u>距離通信コーデックインターフェース(6ピン)</u>

MインがLOに駆動される場合、クロックを入力として 受け入れる両方向信号である。

A43SCLK シリアルクロック入/出力。SCL Kはバスマスタ (BM) ピンがHIに駆動される場合、

A43SDFS シリアルデータフレーム同期入/出 カ。SDFSはパスマスタ(BM)ピンがHIに駆動さ クロックをシリアルバスに対する出力として供給し、B 50 れる場合、フレーム同期信号をシリアルバスに対する出

カとして供給し、BMピンがLOに駆動される場合、フレーム同期信号を入力として受け入れる両方向信号である。

A43SDI MSPから出力されるAD1843 に対するシリアルデータ入力。全制御及び再生トランス ファーは、16ピット長さのMSBである。

A43SDO AD1843から出力されMSPに入力されるシリアルデータ出力。全ステータス&制御レジスタ読出及び再生トランスファーは、16ビット長さのMSBである。

【0024】1. 4. 6 <u>メモリパスインターフェース</u> (87ピン)

RAS1L 出力ピン (アクチブロー)。これは MA[11:0]からのローアドレスを、選択されたSDRA Mパンクの内部ローアドレスパッファにラッチするローアドレスストローブである。

CAS 1L 出力ピン (アクチブロー)。これは MA[11:0]からのコラムアドレスを、選択されたSDR AMパンクの内部コラムアドレスパッファにラッチする コラムアドレスストロープである。

MWEL 出力ピン(アクチブロー)。これは SDRAMに対する記入イネーブルである。

MAI[11:0] 出力ピン。SDRAMに対し多重化 されたロー及びコラムアドレス信号。

MD[63:0] 入/出力SDRAMデータピン

14

出カピン。メモリアドレスピット<

* MA23 23>

MA24 出力ピン。メモリアドレスピットぐ

24>

DQM 出力ピン。クロック以降、SDRA Mデータをハイインピーダンスにし、出力をマスクさせ る。(このピンは、同期DRAMインターフェースため にのみ使用される。)

MCKE 出力ピン。次のクロックサイクルか 10 ら動作を中止させるために、SDRAMシステムクロッ クをマスクさせる。

MCS0L 出力ピン(アクチブロー)。下位3 2ピットに対するSDRAMチップ選択

MCS1L 出カピン(アクチプロー)。上位3 2ピットに対するSDRAMチップ選択

MR. DYH 出カピン。SDRAM準備信号 MEMCLK 出カピン。これはSDRAMに対す るクロック出カピンである。

1. 4. 7 電源

20 VDD 3.3ポルト電源ピン

VCC 5ポルト電源ピン

VSS 接地ピン

MSP-1EXピン指定

【0025】 【表1】

MSP-1EXピン指定

チョブ パ ット #		タイプ	名称	説 明
1	202	IN	VDD	3.3 電源供給
2	1	1/0	AD31	PCIバス用
3	2	1/0	AD30	アドレス及び
4	3	1/0	AD29	データ
5	4	1/0	AD28	4 ' '
6	5	1/0	AD 2 7	
7	205	1 N	GND	接地
8 9	<u>6</u> 7	IN	VCC	5 V電源供給
, s		1/0	AD26	テトレダをサデータ
10	8	1/0	<u>A</u> 985	PCT なる用デルタ
11	9	1/0	AD24 _S08	サトレダを思データ 仙方ストシリアル
1 2	1 0	1/0	C_BE31.	たタ人甲マジネニラ
13	208	IN	VDD	3.3V短源供給
14	1 1	IN	IDSEL	PCI用初期化選択
15	12	1/0	AD23 S07	PCIバス用
16	13	1/0	A D 22 S 06	アドレス及びデータ
17	14	1/0	A D 21 S 05	/ テストシリアル
18	15	1/0	A D 20 S 04	出力
20	209	IN	GND	接地
2 1	16	I N	V C C A D 19 S 03	電源供給
2 2	18	1/0	AD18 S02	PCIバス用アドレ ス及びデータノ
23	19	1/0	AD17 S01	テストシリアル出力
24	210	ÍN	VDD	3.3 V電源供給
2 5	2 0	1/0	AD16_S00	PCよどろ用アドレ 学及でプラテル出力
2 6	2 1	1/0	C_BE2L	Aマトタネルチル
2 7	2 2	1/0	FRAMEL	見るエグスサイクル
2 8	2 3	1/0	IRDYL	PS上等優えをシェ
29	211	IN	GND	接地
30	. 24	1/0	TRDYL	P. G. 支徳徳夕デゲッ
3 1	2 5	IN	VCC	5 V 超源供給
3 2	2 6	1/0	DVSELL	最低通視ための
9 8	27	1/0	STOPL	PC工好对方多思意
3 4	2 8	1/0	LOCKL	PC」に対する思を

17				18
チップ・パット・#	パ ラケーシ 't'ン#	タイプ	名称	說 明
3 5	214	IN	VDD	3. 3 V 電源供給
3 6	29	1/0	PERRL	星らエペリティ
3 7	3 0	1/0	SERRL	星らニシステム
38	3 1	IN	TCA	テストクロックA
3 9	3 2	1/0	PAR	PCIのパリティ
4 0	215	IN	GND	接地
4 1	3 3	1/0	C_BEIL	見ら! 用一点 学者に表演者ル
4 2	3 4	1/0	AD 15_S 19	ラストシリテル入力
4.3	3 5	IN	VCC	5 V 電源供給
44	3 6 -	1/0	AD14_S18	PCよびス男アドレ テストシリアル入力
4.5	3 7	1/0	AD13_517	
4 6	3 8	1/0	AD12_S16	
47	218	1 N	DOV	3.3 V電源供給
4.8	3 9	1/0	ADII_SI5	PCIバス用
4 9	40	1/0	AD10_S14	アドレス及びデータ
50	41	1/0	A D 09 S 13	/テストシリアル
5 1	. 42	1/0	AD08_512	入力
5 2	221	IN	GND	接地
5 3	4 3	1/0	C_BEOL	スプトオネルケル
5 4	44	IN	тсв	テストクロックA
5 5	4.5	IN	VCC	電源供給
5 6	4.6	IN	TM	テストモード
5 7	47	1/0	A D 07_ S 11	PCよびスタスドレ 学英なシッテル入力
5 8	4.8	1/0	AD06_S10	PCよびご用アドレ 学集でリテル人力
5 9	222	IN	QQV	3.3 V 電源供給
80	4.9	1/0	A D 05_M T 5	PC 大学学園を下手
6 1	5 0	1/0	A D04_M T4	PC文学学型多点专
6 2	226	IN	VDD	3.3 V 電源供給
6 3	227	IN	GND	接地
6.4	5 1	IN	VCC	5 V 電源供給

ナップ パット #	パッケーシ ' ピン#	タイプ	名称	22 明
6.5	5 2	1/0	AD03_MT3	DC LKT BT LL
6 6	5 3	1/0	A D 02_M T 2	DC 1 パフ用フレル
67	227	IN	GND	接地
6 8	5 4	1/0	AD01_MT1	是安全学是多多
69	5 5	1/0	A D 00_M T 0	るをリグス男アドレ
70	228	IN	VDD	3.3 V 電源供給
7 1	229	IN	GND	接地
7 2	5 6	OUT	MA11	121
7 3	5 7	OUT	MA10	CDRAW
74	5 8	OUT	MA9	5 P B A M z
7 5	5 9	OUT	MA8	1
76	6 0	OUT	MA7	1
7 7	230	_ IN	VDD	3.3 V電源供給
78	231	IN	GND	接地
7 9	6 1	OUT	MA6	
80	6 2	OUT	MA5	ያ የ የ የ የ የ የ የ የ የ የ የ የ የ የ የ የ የ የ የ
8 1	6 3	OUT	MA4	FFUXXX
8 2	6 4	OUT	MA3	
83	232	IN	VDD	3.3 V 電源供給
· 84	233	I N	GND	接地
8.5	6.5	OUT	MA2	SARAM
86	6 6	OUT	MA1	ን _የ የ የ የ የ የ የ የ የ የ የ የ የ የ የ የ የ የ የ
8 7	6 7	OUT	MAO	
8 8	6 8	OUT	RASIL	見るとなる
8 9	234	IN	VDD	3.3 V 電源供給
90	235	IN	GND	接地
9 1	6 9	OUT	CASIL	SPBAMEDA
9 2	7 0	OUT	MEMCLK	ABBAH2P22
9 3	7 1	OUT	NWEL	ラアトクダーブル
94	7 2	OUT	DQM	SDRAM DQM
9 5	7 3	OUT	MCSOL	SDRAMチップ (ドーウード)
9 6	7 4	OUT	MCSOL	SDB AMチップ (ハイケード)

fo7 ^ ット #		タイプ	名称	脱朔			
9 7	236	IN	VDD	3.3 V 電源供給			
98	237	IN	GND	接地			
9 9	. 76	OUT.	MCKE	写泉凡夕州クロック			
100	7 6	IN	MRDYH	SDRAM準備			
101	238	IN	VDD	3.3V電源供給			
102	239	IN	GND	接地			
103	77	1/0	MDO				
104	7 8	1/0	MD1	SDRAM			
105	79	1/0	MD2	プータバス			
106	8 0	1/0	MD3	7 - 7 1 1			
107	240	IN	VDD				
108	241	IN	GND	接地			
109	8 1	1/0	MD4				
110	8 2	1/0	MD5	ano AM			
1.1.1	8 3	0/1	MD6	\$ ₽ \$ ₹¥			
112	8 4	1/0	MD7	1			
113	242	IN	VDD	3.3V電源供給			
114	243	IN	GND	接地			
115	8 5	1/0	MD8				
116	8 6	1/0	MD9	şdşay			
117	8 7	1/0	MD10	アーダハス			
118	8 8	1/0	MD11				
119	244	I N	VDD	3.3 V 起源供給			
120	245	IN	GND	接地			
121	8 9	1/0	MD12				
1 2 2	9 0	1/0	MD13	₽₽₿A₩			
123	9 1	1/0	MD14	, , , , ,			
124	9 2	1/0	MD15				
1 2 5	246	IN	VDD	3.3V電源供給			
126	247	IN	GND	接地			
1 2 7	9 3	1/0	MD16				
128	9 4	1/0	MD17	⋚₽₿₳₩			
129	9 5	1/0	MD18				
130	9 6	1/0	MD19				
131	248	IN	DOV	3.3 V 電源供給			
182	249	IN	GND	接地			
133	9 7	1/0	MD20				
134	98	1/0	MD 2-1	₽₽₿₳₩			
19E I	9 9	1/0	MD22	ブータハス			
135	100	1/0	MD23	1			

				•
チップ パット #	ハ ラケーシ ヒ ン井	タイプ	名称	設 劈
137	250	IN	VDD	3.3 V 電源供給
138	251	IN	GND	接地
139	101	1/0	MD24	
140	102	1/0	MD25	┧⋚₽₿ 众¥
141	103	1/0	MD26], ,,,,
142	104	1/0	MD27	
148	254	IN	VDD	3.3 V 電源供給
144	255_	IN	GND	接地
145	105	1/0	MD28	
146	106	1/0	MD 2 9	₽₽ ₽ A₩
147	107	0/1	MD30] / - / / /
148	108	0\1	MD31]
149	256	IN	VDD	3.3 V 電源供給
150	257	IN	GND	接地
151	109	1/0	MD 3 2	
152	110	1/0	MD33	
153	1 1 1	1/0	MD34	
154	112	1/0	MD35	SDRAM7 - 70' X
155	258	IN	V D D	3.3 V電源供給
156	259	IN	GND	接地
157	113	1/0	MD36	
158	114	1/0	MD37	ያ ኯያሉሧ
159	115	1/0	MD38], ,,,,
160	116	1/0	MD39	
161	260	IN	VDD	3.3 V 電源供給
.162	261	IN	GND	接地
. 163	1 1 7	1/0	MD40	
164	118	1/0	MD41	₽₽₿₳₩
165	119	1/0	MD 4 2	12.22.2
166	120	IN	MSPCK	YS Pタステム
167	262	1 N	VDD	3.3 V 電源供給
168	263	IN	GND	按地
169	121	1/0	MD43	
170	122	1/0	MD44	\$₽ ₽ A¥
171	123	1/0	MD45	1, ,,,,
172	124	1/0	MD46	
173	264	I N	VDD	3.3V電源供給
174	265	IN	GND	接地
175	125	1/0	MD 4 7	
176	126	1/0	MD48	₽ ₽₿₳¥
177	127	1/0	MD49	1
178	128	0/1	MD 5.0	

[寿6]

チップ ペットヤ	ハ フケーシ と ン#	タイプ	名称	说. 明
179	266	IN	VDD	3.3 V電源供給
180	267	IN	GND	接地
181	129	1/0	MD51	
182	130	1/0	MD 5 2	<i>Ş</i> ₽₿ ⋏ ₭
183	131	1/0	MD53	1, 2, 2, 2
184	132	1/0	MD 5 4	
185	269	IN	GND	接地
186	133	1/0	MD 5 5	
187	134	1/0	MD56_	₽₽₽⋏₩
1.8.8	135	1/0	MD 5 7] , >
189	136	1/0	MD58	<u> </u>
190	270	·IN	VDD	3.3 V 電源供給
191	271	IN	GND	接地
192	137	OUT	MD59	1.00
193	138	1/0	MD60	₽₽₿ ₳₩
194	139	1/0	MD61	7-9//
195	140	1/0	MD 6 2]
196	141	1/0	MD63	l
197	273	OUT	GND	接地
198	142	OUT	MA 2 3	そをおとをもろ
199	143	OUT	MA 2 4	そうととがなる
200	144	OUT	RESETO	やのまさずと
201	145	OUT	TCSOL	モララネるブ
202	146	OUT	TCSIL	をラッキャブ
203	147	OUT	PD15_PA15	KS 1 1 0
204	148	OUT.	PD14 PA14	とうもんテータ
205	149	OUT	PD13_PA13	学校公外を23
206	150	OUT	PD12_PA12	
207	276	IN	VDD	3.3V電源供給
208	277	IN	GND	接地
209	151	OUT	PD11_PA11	KS119.
210	152	OUT	PD10_PA10	PACAFTES
211	153	OUT	PD 9_PA 9	PROMPFDX
212	154	OUT	PD 8 PA 8	0 0 12 45 75 74 44
213	278	IN	VDD	3.3 V 電源供給
214	279	IN	GND	接地
215	155	OUT	PD 7_PA 7	KS119 _
216	156	OUT	PD 6 PA 6	B49W2163
217	157	OUT	PD 5_PA 5	PROMPFEX
218	158	OUT	PD 4_PA 4	

				
219	281	IN	GND	接地
220	159	OUT	PD 3_PA 3	W.O. 1. 1. O.
221	160	OUT	PD 2_PA 2	182セルテータ
2 2 2	161	QUT	PD 1 PA 1	自为公公子上5 3
223	162	OUT	PD O_PA O	
224	282	IN	VDD	3. 3 V 電源供給
225	163	IN	VCC	5 V 強額供給
226	164	l N	C 7	RIGE
227	165	IN	C 6.	BPB8MF-9
228	166	IN	C 5	1
229	167	IN	C 4	1
230	283	IN	CND	接地
231	168	IN	C 3	
232	169	IN	C 2	BIRSMF-9
233	170	IN	Cı	EPROMF-9
234	171	1 N	CO	1
2 3 5	286	IN	VDD	3. 3 V 電源供給
236	172	OUT	PROMES	Bids Prom
237	173	IN	BGVS	KS119 垂直同期
238	174	I N	BGHS	KS119水平同期
239	175	OUT	MSSEL	長らり タマスタ
240	176	IN	BGCLK	大名セルクロック
241	177			余裕
242	178	IN	VCC	5 V 電源供給
243	289	IN	GND	接地
244	179	OUT	SCLK	K&199ラリアル
2 4 5	180	1/0	SDAT	14.5月19シリアル
246	181	OUT	SFRS	KS119フレーム 同期
247	182			金额

【表8】

7,7 N 71 H		クイプ	名幹	\$15. VI
248	183	IN	SERIAI.	シリアル入力
249	184	OUT	SERIAL.	シリアル出力
250	185	IN	§ 4 3 S D F	1843GADEC
251	292	IN ·	VDD	3. 3 V 電源供給
252	293	IN	GND	接地
253	186	[N	A 4 3 S C.1.	1843 CODEC
254	187	OUT	A43SD1	→月チステロり届分
255	188	IN	A43SDO	194250955
256	189	IN	VCC	5 V 能源供給
257	190	1 N	TDI	人力AC試験データ
258	297	IN	GND	接地
259	191	IN	TCK	JJAGデストクロ
260	192	OUT	TDO	J JAGテストデー
261	193	IN	TRSTL	JEARFAL
262	194	IN	TMS	ŁT&G₹スト
263	195	OUT	INTAL	PCI用インタラブ
264	196	_I N	RSTL	PCIインタラプト
265	298	IN.	VDD	3. 3 V 能源供給
266	197	IN	PCICLK	PCIPPY
267	198	IN	GNTL	PCIバス提供
268	199	OUT	REQL	PCIMAUDEA
269	299	IN	CND	接地
270	200			余杂

【0026】1.5 ファームウェア構造

1.5.1 概要

MSPは、ベクトル化されたDSPファームウェアライプラリー(ベクトル処理器により実行される)の非常に最適化された結合及びシステム管理機能(ARM7により実行される)を通して強力で且つ開放的な応用環境を多く提供する。MSPは信号処理開発とホスト応用開発とを分離することによって、スケール可能な性能、費用効果的なマルチメディア&通信、便利な使用及び容易な取扱い等を提供する。また、応用開発と維持費用を減少50

させる。

1. 5. 2 ファームウェア構造

MSPファームウェアシステム構造は、図7の図示のとおりである。陰影領域はMSPシステム要素を表し、残りの余白は内在するPC応用及び動作システムを表す。

1. 5. 2. 1 MOSA (マルチメディア動作システムの構造)

MSPの実時間動作システムカーネルは"MOSA"といい、これはマイクロソフトの実時間カーネルMMOSAのサブセットである。MOSAは実時間的で、丈夫で

あり、マルチタスキングが可能であり、先買権のある動作システムであって、MSP上で具現されたマルチメディア応用のために活用される。これは下記のような主要機能を遂行する。

- *ホストウインド95とウインドズNTとのインターフェーシング
- *ホストから選択された応用ファームウェアのダウンローディング
- *ARM7及びベクトル処理器で遂行するためMSPタスクのスケジューリング
- *メモリ&I/O装置を含むすべてのMSPシステム資源の管理
- *MSPタスク間の通信の同期化
- *MSP関連のインタラプト、例外及びステータス条件のリポーティングMOSAはARM7上で排他的に動作する。より詳細なものは、MMOSA実時間カーネル仕様を参照する。
- 1.5.2.2 マルチメディアライブラリモジュールマルチメディアライブラリーモジュールは、データ圧縮、MPEGビデオ&オーディオ、音声コーディング及20び合成、サウンドブラスター互換可能なオーディオ等のような機能を遂行するボード範囲のモジュールを提供する。各モジュールは、MSP環境で最適化され、マルチタスキング環境で遂行するように設計される。

【0027】1.5.3 テレコムライブラリー

1.5.3.1 概要

適切なDSPファームウェアと共に、MSPはインタセプトされる音声応用を支援し、かかってくる電話呼出に応答し、ハードディスク上にメッセージを貯蔵するように使用され得る。また、システムスピーカーは、半二重30(half-duplex)スピーカーフォンをサービスするためにマイクロフォンを使用することができる。かかってくる電話及びかける電話の進行が感知され、システムで使用される。また、電話進行トーンは、プログラム制御の下で、選択された電話機の送受話器、システムスピーカー、ステレオヘッドフォンまたは、オーディオ出力チャンネルを通して聞ける。

【0028】1.6 プログラミングモデル

1.6.1 概要

ハードウェアの観点から見る時、MSPは2個のCPU 40 と、多数の集積された周辺装置を含む単一チップの解決案である。ソフトウェアの観点から見る時MSPはPC Iバス上に存在する高性能デジタル信号処理 (DSP) 装置である。ホストCPUによるMSPの制御は、下記のいずれか1つによって実現され得る。

- *PCIバスを通してMSP制御&ステータスレジスタの読み取り/書込または
- *ホストシステムメモリに存在する共有データ構造 *

* * MSPローカルメモリに存在する共有データ構造 MSPプログラムの遂行は常にARM7 CPUから始 まり、これは順次的にベクトル処理器にある第1従属的 な実行ストリームを初期化させ得る。ARM7CPUと ベクトル処理器との間の制御同期化は、ARM7の任意 のコプロセッサ命令(STARTVP、INTVP、TESTVP) と、ベ クトル処理器における特殊な命令(VJOIN、VINT)によっ て遂行される。ARM7 CPUとベクトル処理器との 間のデータ伝送はARM7で実行されるデータ移動命令 によって遂行され得る。ARM7 CPUは一般的に、 大部分のインタラプト&例外処理だけでなく、ホストイ ンターフェース、資源管理、I/O装置処理を担当す る。ベクトル処理器はすべてのデジタル信号処理及び、 コプロセッサインタラプト(ARM7でベクトル処理器 により発生される)とハードウェアスタックオーバーフ ロー(ベクトル処理器で)のような任意の特殊なインタ ラプトを担当する。また、MSPは多様なI/O装置に 対してインターフェーシングするために集積された周辺 機器を多く含む。すべての周辺装置のアドレスはメモリ マッピングされ、よって標準メモリロード&貯蔵命令 (ARM7 CPUまたはベクトル処理器の中のいずれ か1つにより) でアクセスされ得る。

【0029】1.6.2 <u>電源印加、リセット&初期化</u> 電源が印加された後、MSPは機能を正確に確認するために、自動にセルフーテストシーケンスに入る。セルフーテストシーケンスは下記のことを含む。

- *すべての内部MSPレジスタの初期化
- *MSPのすべての要素を確認するために、半導体チップのセルフーテスト診断遂行
- そして、セルフーテストシーケンスは、くtds>砂近くまで持続されると予想される。セルフーテストシーケンスの最後で、MSPは下記のものを含むMSPファームウェアを遂行する準備をする。
 - *MSPの初期化ソフトウェアのローディング及び実行 *MSPの実時間動作システム過0カーネルMMOSA のローディング及び実行

MSPは下記の3種類のリセットを支援する。

- * PCIパスによるハードウェア制御システムリセット
- *MSP制御レジスタにあるPCIシステムリセットピットによるソフトウェア制御システムリセット
- *MSP制御レジスタにあるベクトル再開始、ビットに よるソフトウェア制御再開始(restart)

【0030】1.6.3 <u>PCI配列レジスタ</u> PCIバスに対するI/O装置であって、MSPはPC I Rev2.1に定義され、表9に示されているよう なーセットの構成レジスタを含む。

【0031】PCI配列レジスタ 【表9】 **0 x 3 C** インタラプトライン

オフセット	3克 明
0 x 0 0	装置及びベンダー確認子
0 x 0 4	状態及び命令語
0 x 0 8	クラスコード及び校正確認子
0 x 0 C	多様なレジスタ
0 x 1 0	MSPベースアドレスレジスタ (MSP BASE)
0 x 1 4	仮想フレームパッファベースアドレスレジスタ
0 x 1 8	「ベースアドレスレジスタ 2 (非使用)
0 x 1 C	ペースアドレスレジスタ3(非使用)
0 x 2 0	ベースアドレスレジスタ4 (非使用)
0 x 2 4	ベースアドレスレジスタ5(非使用)
0 x 2 8	予約
0 x 2 C	予約
0 x 3 0	拡張ロムベースアドレス

【0032】1.6.3.1 <u>装置&ベンダー識別子レジスタ</u>

より詳細なものはPCIバス仕様Rev2.1参照。
1.6.3.2 <u>ステータス&コマンドレジスタ</u>
より詳細なものはPCIバス仕様Rev2.1参照。
1.6.3.3 <u>クラスコード&校正識別子レジスタ</u>
より詳細なものはPCIバス仕様Rev2.1参照。
MSP-1EXに関してクラスコードは03に定義され、サブクラスは0である。

1. 6. 3. 4 <u>その他のレジスタ</u> より詳細なものはPCIバス仕様Rev2. 1参照。 1. 6. 3. 5 <u>MSPベースアドレスレジスタ (MSP BASE)</u>

このレジスタはMSP装置のためのベースアドレスを貯蔵する。このアドレスはホストシステムソフトウェア(Windows 95/NT) により記入され、MSPハードウェアで使用されメモリをアドレッシングする。

1.6.3.6 VFBベースアドレスレジスタ このレジスタはVGA仮想フレームパッファのためのベースアドレスを貯蔵する。このアドレスはホストシステムソフトウェア(Windows 95/NT)により記入され、MSPハードウェアで使用されVGAフレームパッファをエミュレーションする。

【0033】1. 6. 3. 7 <u>拡張ROMベースアドレ</u>ス

より詳細なものはPCIパス仕様Rev2. 1参照。 1.6.3.8 <u>インタラプトラインレジスタ</u> より詳細なものはPCIパス仕様Rev2. 1参照。 1.6.4 <u>ARM7 CPU</u>

ARM7 RISC CPUはMSPのマスタ処理器であって、32ピットデータ経路を含んでおり、標準ARM7命令セット構造からなる。またARM7はベクトル処理器とインターフェースするために、特殊なコプロセッサ命令を含む。

1. 6. 5 ベクトル処理器

ベクトル処理器は、MSPのDSPエンジンであり、2 88ビットデータ経路を含んでおり、ARM7に対しコ プロセッサとして動作する。このような機能はベクトル 50 処理器構造文書に記述されている。ベクトル処理器 2 2 0 は $80\,\mathrm{MHz}$ で動作し、 $6\,\mathrm{A}$ テージのパイプラインすなわち、フェッチ(fetch)、デコード(decode)、流出人(issuer)、レジスタアクセス(register access)、実行(execute)及び記入(write)を含む。これはDSP関連処理のために最適化される。

32

【0034】1.6.6 <u>仮想メモリ管理</u> ・ MSP-1EXは仮想メモリ管理を支援しない。

1. 6. 7 インタラプト&実行処理

MSPでインタラプト&実行処理は大抵ARM7により行われる。内部のすべての入/出力装置インタラプトは、内部の8254インタラプトコントローラーに入って、これら間の優先順位を決め、最も高い優先順位のインタラプトを次の処理のためにARM7に送る。

1. 6. 8 <u>物理的なメモリアドレスマップ</u>

ARM7及びベクトル処理器プログラムは、図8に示し たような物理的なメモリによってメモリマッピングされ 30 たすべてのMSP入/出力装置を示す。ARM7 (また はベクトル処理器)により示されるMSPアドレスマッ プは、0から始まって4GBまで拡張される。2GBか ら4GBまでの領域のアドレスは、次の関係式に従っ て、0から2GBまでのホスト(Pentium)PC I アドレスにマッピングされる。ホストPCIアドレ A := ARM77FVX-8000 0000 (in hex)このようなマッピングによりARM7(またはベクトル 処理器)は、0から2GBまでのホストPCIメモリア ドレスをアクセスするために、2GBから4GBまでの 40 アドレスを使用することができる。ARM7は2GB以 上のホストPCIメモリアドレスに対しては、アクセス できない。また、ホスト(Pentium)プログラム は、図9に示したような多少制限された物理的なメモリ に従ってメモリマッピングされたすべての入/出力装置 を示す。ホスト(Pentium)から見る時、

 $*MSP_BASEはMSPアドレスマップの始まりである。$

*MSP_BASE+7DFFFFFはMSPアドレスマップの最後である。

*MSPアドレスマップは、128MBの範囲のみで定

義される。

*【表10】

【0035】MSP I/O装置アドレスマップ

MSP I/O装置アドレスマップ

100	7 7 1a	
ARM7アドレス	ホストアドレス	装置
[31:0] hex	[26:0] hex	<u> </u>
0000 0000	000 0000	内部ROM
0040 0000	040 0000	内部スクラッチパッドSRAM
0080 0000	080 0000	外部同期DRAM
0480 0000	480 0000	内部DRAMメモリコントローラー
0490 0000	490 0000	内部仮想フレームパッファコントローラー
04A0 0000	4A0 0000	内部DMAコントローラー
04B0 0000	4B0 0000	KS0119CODECシリアルライン
04C0 0000	4C0 0000	KS0122CODECシリアルライン
04C0 0200	4CO 0200	AD1843CODECシリアルライン
04D0 0000	4DO 0000	メモリデータ移動子
04DQ A000	4D0~A000	
07BF FFFF	7BP FFFF	予約
07CO 0000	7CO 0000	内部ピットストリーム処理器
07D0 0000	7DO 0000	内部8259インタラブトコントローラー
07D0 0010	7D0 0010	内部8254タイマー
07D0 0020	7D0 0020	内部16450UART
07EQ 0000	7E0~0000	~ 44
O7DF FFFF	7DF FFFF	予約
07DF FFF0	7DF FFF0	MSPホストコントロールレジスタ
07DF FFF4	7DF FFF4	MSP ARM7コントローラーレジスタ
07DF PFP8	7DF FFF8	予約
07DF FFFB	7DF FFFB	予約 .
07EQ 0000		
7FFF FFFF		予約 .
8000 0000		他の立不LPCI装置
PFPF PFPF		他の変えたPC【装置のOから7FFFま

【0036】1. 6. 9 <u>MSPホスト制御レジスタ</u> MSP-1EXは、ホスト (Pentium プロセッ サ) による初期化及び、インタラプトのために使用され※

※る特殊なレジスタを含む。

[0037]

【表11】

MSP制御レジスタ定義

ピット#	説明
0	PC I システムリセット
1	ARM7ペクトル再スタート
2	ホストからMSPインタラプトリクエスト(PENTIUM)
3	MSPからPC I ホストインタラプトリクエスト
· 4	PCIホストインタラプト肯定応答
31:5	予約

【0038】 bit <0> PCIシステムリセット。このピットはMSP関連のすべての内部/外部入出力装置を含む全体MSPシステムハードウェアを完全にリセットさせるために、ホスト (PENTIUM) で使用される。PCIシステムをリセットさせた後、MSPはARM7、ベクトル処理器及びI/O措置に対するチップ上のすべてのセルフーテスト診断実行を含む、標50

準リセットシーケンスを処理する。このようなリセット は、ハードウェアシステムリセットと同一な影響を及ぼ す。

bit <1> ARM7&ベクトル処理器の再開始。このピットはARM7とベクトル処理器を再開始させるために、ホスト (PENTIUM) で使用される。この再開始はMSPが正常的なリセットシーケンスを全

然処理せず、チップ上のセルフーテスト診断を全く実行しないとの意味で、完全なPCIシステムリセットと区別される。このビットが設定されると、ARM7はアドレス0から実行を開始し、ベクトル処理器はアイドルモード(idle mode)に入る。この時、どのような内部または外部I/O装置も影響を受けない。

bit <2> ホト (PENTIUM) からのM SPインタラプト要請。このビットはまSPを直接イン タラプトするためにホスト (PENTIUM) で使用され、ARM7をインタラプトするために使用される内部 10 8259プログラム可能なインタラプトコントローラー (PIC) の入力の中のいずれか1つに連結される。こ のビットは、ホスト (PENTIUM) により設定さ *

*れ、ARM7によりクリアーされる。

bit <3> PCIホストインタラプト認知。 このピットはMSPが発生したPCIホストインタラプト要請を認知するために、ホスト (PENTIUM) で使用される。このピットはホスト (PENTIUM) により設定され、ARM7によりクリアーされる。

bit<31:4> 予約

【0039】1. 6. 10 <u>MSP ARM7制御レジス</u> タ

MSP-1EXは、ARM7プロセッサによりホストをインタラプトすることに使用される特殊なレジスタを有する。

[0040]

MS	P	AR	M 7	制御]	レジス	夕定義
----	---	----	-----	-----	-----	-----

ピット#	説 明
0	MSPからPCIホストインタラプトリクエスト
31:1	予約

【0041】bit<0> MSPからのPCIホストインタラプト。このピットは、PCIバス上のPCIINTA#ピンのアクチブ確認を通しホストをインタラプトするためにMSPで使用される。このピットはARM7により設定され、PCIバスを通しホスト(PENTIUM)によりクリアーされる。

bit<31:1> 予約

1. 6. 11 MSP内部μROM

内部ROMは全体16KByteからなり、次のことを%30

※含む。

- *μROM初期化ソフトウェア
- *セルフーテスト診断ソフトウェア
- *多様なシステム管理ソフトウェア
- *多様なライブラリーサブルーチン
- *命令及びデータ常数のためのキャッシュ アドレスマップは、次の表に示したとおりである。 【0042】内部 μ ROMアドレスマップ

【表12】

内部μROMアドレスマップ

经验	. 102 明
	ARM7リセット及び初期化アドレス
	ベクトル処理器リセット及び初期化アドレス
	FALUマクロセル セルフーテスト診断
	SRAMマクロセル セルフーテスト診断
	ペクトル処理器コア セルフーテスト診断
<u> </u>	キャッシュ制御器 セルフーデスト診断
	メモリ制御器 セルフーテスト診断
	PCIバス セルフーテスト診断
<u> </u>	ピットストリーム処理器 セルフーテスト診断
	DMA制御器 セルフーテスト診断
	8254インターパルT~mer セルフーテスト診断
	8259インタラブト制御器 セルフーテスト診断
	16450UARTレジスタ セルフーテスト診断
	KS0122シリアルライン セルフーテスト診断
	KS0119シリアルライン セルフーテスト診断
	AD1843 シリアルライン セルフーテスト診断
	ARM7入出力装置インタラプトハンドラー0
	ARM7入出力装置インタラプトハンドラー1
L	ARM7入出力装置インタラプトハンドラー2

ARM7入出力装置インタラプトハンドラー3
 ハンドラーを除いたARM1命令
(ARM7による) ベクトル処理器インタラプト
ベクトル処理器区切り点例外
ベクトル処理器DSPライブラリーサブルーチン
MPEG-1 ピデオライブラリーサブルーチン
MPEG-1オーディオライブラリーサブルーチン
MPEG-2ビデオライブラリーサブルーチン
MPEG-2オーディオライプラリーサブルーチン
サウンドプラスターライブラリーサブルーチン
V. 34DSPライプラリーサブルーチン
テレコム利用ライブラリーサブルーチン
2Dグラフィックライブラリーサブルーチン
3Dライプラリーサブルーチン
H. 261ライブラリーサブルーチン
H. 263ライブラリーサブルーチン
G. 728ライブラリーサブルーチン
G. 723ライブラリーサブルーチン
ARM7データ常数
ベクトル処理器データ常数

【0044】1.6.12 MSP内部SRAM 内部のSRAMはMSPのベクトル&制御&ステータス レジスタ (VCSR) により決まれる選択事項によっ て、キャッシュまたはローカルメモリの機能を遂行す る。

ローカルメモリモードにおいて、アドレス空間は位置< MCP_BASE>: 040 000から始まって、内部SRAM部にマッピングされる。

1. 6. 13 MSP内部の周辺装置 また、MSPは2個の内部バス、すなわち64ビット、 80MHzで動作するFbusと、32ビット、40M Hzで動作するIObus上に存在する多い周辺装置を 有する。Fbus上の装置は次のことを含む。

- *外部の同期DRAMのためのメモリコントローラー
- * 仮想フレームパッファインターフェース
- *外部PCIバスのためのPCIバスコントローラー
- *カストマーASICインターフェース
- *8チャンネルDMAコントローラー

- * *メモリデータ移動器 (ホストメモリとSDRAM間の データ伝達のため)
 - *KS0122CODECシリアルライン
 - *KS0119CODECシリアルライン
- 20 *AD1843CODECシリアルライン一方、IObus上の装置は下記のことを含む。
 - *8254-互換可能なプログラマブルインターパルタ
 - *8259-互換可能なプログラマブルインタラプトコントローラー(8レベル)
 - *16450-互換可能なUARTシリアルライン
 - *MPEGビットストリームデコーディング&エンコー ディングのためのビットストリーム処理器
- このような周辺装置等のレジスタアドレスマップは、表 30 に示したとおりである。

[0045]

【表14】



39

内部周辺装置レジスタアドレスマップ

	1 10 1	<u> </u>
装置	有主教	説 明
	4A0 0000	現在アドレスレジスタ0 (ビットく31:3>)
!	440 0008	現在アドレスレジスタ1 (ピットく31:3>)
	4A0 0010	現在アドレスレジスタ2 (ピットく31:3>)
	4A0 0018	現在アドレスレジスタ3 (ピットく31:3>)
1	440 0020	現在アドレスレジスタ4(ビット<31:3>)
	4A0 0028	現在アドレスレジスタ5(ビット<31:3>)
1	4A0 0030	現在アドレスレジスタ6(ビット<31:3>)
MSP	4A0 0038	現在アドレスレジスタ7 (ピット<31:3>)
DMA	4A0 0050	停止アドレスレジスタ0(ビット<31:3>)
制御器	4A0 0058	停止アドレスレジスタ1 (ピット<31:3>)
	4A0 0060	停止アドレスレジスタ2 (ピットく31:3>)
	4A0 0068	停止アドレスレジスタ3 (ピットく31:3>)
	440 0070	停止アドレスレジスタ4 (ピットく31:3>)
- >>	440 0078	停止アドレスレジスタ5 (ピットく31:3>)
	4A0 0080	停止アドレスレジスタ6(ビット<31:3>)
1	440 0088	停止アドレスレジスタ7 (ビット<31:3>)
	4A0 00A0	状態レジスタ
	4A0 00A8	制御 レジスタA
	4A0 00B0	マスクレジスタ
	4D0 0000	MSP現在アドレスレジスタ
本モリ	4D0 0008	ホスト現在アドレスレジスタ
アーバー	4D0 0010	MSP停止アドレスレジスタ
l i	4D0 0018	ホスト停止アドレスレジスタ
	4D0 0020	状態レジスタ
	4D0 0028	制御レジスタ
{		
1 1		
1 1		
VFB		
]]		
L		

		<u>,</u>
装盘	看說	100 99
1	04C0 2000	フレームサイズレジスタ
1	0400 2001	I D
	04C0 2002	制御/DATAバイト
1	04C0 2003	IDEX/DATA0
1	0400 2004	DATA 1
いまるた	0400 2005	DATA2
13750	04C0 2006	DATAS
	0400 2007	子約
1 .	0400 2008	読出DATAシリアルインターフェース
٠.	04C0 2009	子約
i .	04C0 200A	ロジック制御レジスタ
	04C0 200B	予約
1	04C0 200C	予約 予約
	04C0 200B	状態レジスタ
	04C0 200E	予約
	04B0 0000	フレームサイズレジスタ
	04B0 0001	ID
	0480 0002	制御/DATAパイト
	04B0 0003	I DE X/DATAO
	04B0 0004	DATA1
-	0480 0005	DATA2
	04B0 0006	DATA3
KS	0480 0007	状態レジスタ
野女兄	04B0 0008	統出DATAシリアルインターフェース
ラオン	0480 0009	説出PROMデータ
1	04B0 000A	ロジック制御レジスタ
!	04B0 000B	HS、VS極性
	04B0 000C	HSオフセット
l i	04B0 000D	VSオフセット
i	04B0 000E	予約
	04B0 000F	予約
	9459 4999	DAC1制御レジスク記入データ入力
	() 经经济的	DAC 2制御レジスタ記入データ入力
	/数域、数域 ()	ADC左側制御レジスタ記入データ入力
, ,	(記入のみ)	ADC右側制御レジスタ記入データ入力
	04C04000+2	DAC1制御ワード入力
4010	04C05000+2	DAC 2制御ワード入力
\$3.40	04C06000+2	ADC左側制御ワード入力
なりました。	04C07000+2	ADC右側制御ワード入力
	9459 4999	DAC1制御レジスタデータ出力
	(868/538)	DAC 2制御レジスタデータ出力
	(数)(4)(4)(4)(4)(4)(4)(4)(4)(4)(4)(4)(4)(4)	ADC左側制御レジスタデータ出力
1	%医个分钟 ()	ADC右側制御レジスタデータ出力
L	(配入のみ)	

		44
装置	ななまず	説 明
	04C06000+2	ADC左側フラグレジスタ
	04C07000+2	ADC右側フラグレジスタ
.1	Q4C0 6000	ADC左側第1データ
1	0480 6000	ADC左側第2データ
	04C0 6000	ADC左側第3データ
	∮ 1€0 6000	ADC左側第4データ
全日まる	Q4C0 7000	ADC右側第1データ
至ツ多一	04€0 7000	ADC右側第2データ
ノェース	04C0 7000	ADC右側第3データ
	₫4 6 0 7000	ADC右側第4データ
•	Q4C0 4000	DAC1制御フラグレジスタ
	₫ 3 80 5000	DAC2制御フラグレジスタ
	Q4C0 6000	ADC左側制御フラグレジスタ
	∮ 4 80 7000	ADC右側制御フラグレジスタ
	7D0 0000	初期化命令語ワード1
j .:	未定義	初期化命令語ワード2 (非使用)
多25号 制御器	未定義	初期化命令語ワード3 (非使用)
2.5mm	7D0 0004	初期化命令語ワード4
क्षा क्ष्म करू	7D0 0004	動作制御ワード1
4	7D0 0000	動作制御ワード2
	7D0 0000	動作制御ワード3
	7D0 0010	カウンター#0レジスタ (R/W)
8354	7D0 0014	カウンター#1レジスタ (R/W)
	7D0_0018	カウンター#2レジスタ (R/W)
	7D0 001C	制御ワードレジスタ (W)
1 -	7D0 0020	受信レジスタ
	7D0 0024	伝送レジスタ
1645	7D0 0028	除数レジスタ
BART	7D0 002C	インタラプト確認子レジスタ
~	7D0 0030	インタラプトイネーブル除数レジスタ
	7D0 0034	ライン制御レジスタ
	7D0 0038	モデム制御レジスタ
<u></u>	7D0 003C	スクラッチレジスタ

【表17】

装置	不正式	鋭 明	
	700_0000		
	7CO 0003	BP処理モードレジスタ	
1	7C0~0004	BP制御レジスタ	
1	7CO 0007	2 · (b) bt · · · · ·	
	7C0~0008	入力パッファ0のスタートアドレス	
1	7CO 000B	XXX YYYY GXXY TYTVX	
	7C0~000C	入力パッファ 0 の終了アドレス	
	7CO 000F	スカバランテリの称コノトレス	
1	7CO~0010	入力パッファ1のスタートアドレス	
1	7CO 0013	XX2-777 1 2X7 17 10X	
1	7C0~0014	入力パッファ1の終了アドレス	
1	7C0 0017	NOTITION TO A TO	
(7C0~0018	入力パッファ0のスタートアドレス	
ジャラー	7CO 001B	X37.777 0 00 X7 17 1 0 X	
15×4-	7C0~001C	入力バッファ0の終了アドレス	
グロセッ	7CO 001F	スカバックテリの腕(ナドレス	
4 J	7C0~0020	入力バッファ1のスタートアドレス	
	7C0 0023	スパバック / 1 のスタート / トレス	
	7C0~0024	入力パッファ1の終了アドレス	
j	7C0 0027		
	7C0~0028	文脈貯蔵スタートアドレス	
]	7C0 002B		
	7C0~002C	入出力ダブルバッファで使用される最後データの	
]	7C0 002F	パイトアドレス	
	788 8839	RP状態トジスタのLSB 第2七SB	
	788 884F	智をW&PジスタのMSB	
1	7C0~0050	BP状態レジスタ	
	7C0 0053		
1 1	7C0~0054	マクロプロック数においてBPインタラプトマスク	
<u> </u> .	7C0 0057	レジスタと画像垂直及び水平サイズ	
	7C0 0058	ARM7インタラプトリクエストピン	
	7C0~0059	未来拡張用領域	
i I	7C0 005F	小小 果果 可以	
] [7C0~0060	BPキャッシュ領域	
	7C0 19F	ロェスインノス例外	
	7CO~01A0	未来拡張用領域	
<u> </u>	7CF FFFF	· · · · · · · · · · · · · · · · · · ·	

【0046】内部周辺装置レジスタアドレスマップ

- 1. 6. 14 <u>IOBUS周辺装置</u>
- 1. 6. 14. 1 <u>8 2 5 4 互換可能なプログラマブ</u> ルインターバルタイマ

MSPは、下記のような機能を有するソフトウェアとして使用するために、標準8254-互換可能なプログラ 40 マブルインターバルタイマーを含む。

- *3個の独立的な16ピットカウンタを有する。
- *6個のプログラマブルカウンタモードを支援する。 *

- * すべてのカウンターは、制御ワードレジスタに記入する ものと初期カウントによりプログラムされる。
 - *制御ワードレジスタ

このレジスタは、タイマーに対する多様な制御情報を有する。このレジスタのビット定義は、表に示したとおりである。

[0047]

【表18】

制御ワードレジスタ

ピット#	説 明
0	BCDカウンティングセレクト (省略時:パイナリ)
3:1	カウンティングモード: 000:モード0 001:モード1 x10:モード2 x11:モード3 100:モード4
5:4	記入/読出セレクト: 00:カウンタラッチ命令語 01:LSBのみ記入/読出 10:MSBのみ記入/読出 11:最初にLSBを記入/読出してから次に MSBを記入/読出
7:6	セレクトカウンタ: 00:セレクトカウンタ0 01:セレクトカウンタ1 10:セレクトカウンタ2 11:セレクトカウンタ3

【0048】*ステータスレジスタ

このレジスタは、タイマーに対するステータス情報を有**する。**

*カウンター0、1、2

この3個のレジスタは、主にタイマーによりカウンティングする素子である。各カウンタは16ビット幅を有し、プリセットが可能で、BCDモードの各2進数でカウントダウンする。このレジスタの入力、ゲート及び出力は、制御ワードレジスタに貯蔵されたMODESの選択により構成される。この3個のカウンタは完全に独立的である。

【0049】1.6.14.2 <u>8259-互換可能なプログラ</u>マブルインタラプトコント

<u>ロー</u>ラー (PIC)

MSPプログラマブルインタラプトコントローラーは、 すべてのx86-基盤パーソナルコンピュータにおいて 非常に一般的な標準8259であり、その機能は次のこ とを含む。

- *8個レベルの優先順位を支援する。
- *プログラマブルインタラプトモード
- *個別的な要請マスク能力

MSP-1EXにおいて、8個レベルのインタラプト入 *初期化コマンドワカは、多様なI/O装置に対し下記のとおり割当てられ 50 Xには使用しない。

ス

- *レベル0(最も高い)は8254タイマーに割当てら 30 れる。
 - *レベル1は、仮想フレームパッファ(VFB)に割当 てられる。
 - *レベル2は、DMAコントローラーを含むカストマASICロジックブロックに割当てられる。
 - *レベル3は、ピットストリーム処理器に割当てられる。
 - *レベル4は、PCIバスインターフェースに割当てられる。
 - *レベル5は<tbd>に割当てられる。
- 40 *レベル6は<tbd>に割当てられる。
 - *レベル7は、16550 UARTに割当てられる。 インタラプトコントローラーの出力は、ARAM7 R ISC CPUのインタラプト要請ライン(nFIQ) に結合される。
 - *レジスタ説明

ここには、下記のようなPICの動作を初期化することに使用される3個の8ピットレジスタがある。

- *初期化コマンドワード1 (ICW1)
- * 初期化コマンドワード 2 (ICW 2): MSP-1E Xには使用しない。

- * 初期化コマンドワード3 (ICW3): MSP-1E Xには使用しない。
- *初期化コマンドワード4 (ICW4)

また、下記のようなPIC動作を制御することに使用される3個の8ピットレジスタがある。

- *動作制御ワード1 (OCW1)
- *動作制御ワード2 (OCW2)

**動作制御ワード3(OCW3)

これらのすべてのレジスタは、アドレス部分(bit < 0>)とデータの部分の両方に特殊にエンコーディングされる。より詳細なことは、標準8259仕様を参照する。

50

【0050】8259レジス夕説明

【表19】

8259レジスタ説明

名称	
ICW1<7:0>	初期化命令ワード1
	ドント くり > ・・ LCW 4 が公男となる 8 2 5 9 のみ) 非本義 となる (したんですが 2 ドモンド) ビジト くう・5 > :非定義 (インタラブトベクトルアドレス)
1E#3{7:8}	初期化の名の二ド3(非復用)
ICW4<7:0>	初期化命令ワード4 (非使用)
	トンシャン・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・
OCW1<7:0>	塾作学製品ラドカウダダ名えておりまるだるとアネクフルインタ
OCW2<7:0>	動作制御ワード2
	と
OCW3<7:0>	動作制御ワード3
	トーのション・リングを会り(IRR) 1 RR) 1 R

30

40

【0051】1.6.14.3 <u>16450-互換可能</u>なUARTシリアルライン

MSPは、外部シリアル I /O装置とのインターフェースとして使用される 16450- 互換可能な UARTシリアルラインを含む。より詳細なことは、標準 16450 仕様を参照する。

- 1. 6. 14. 4 ビットストリーム処理器
- ビットストリーム処理器は、ビデオビットストリームデータを処理する特殊化されたロジックブロックであり、この機能は下記のことを含む。
- *可変長さハフマンデコーディング及びエンコーディン ゲ
- *ジグザグ貯蔵フォーマットのビデオデータのアンパッキング及びパッキング
- *多様なピットーレベル処理

ピットストリーム処理器は、同時的な処理ユニットとして動作し、ベクトル処理器またはARM7によりソフトウェアで制御される。より詳細なことは、ピットストリーム処理器部分を参照する。

- 1. 6. 15 <u>FBUS周辺装置</u>
- FBUS周辺装置は下記のとおりである。
- *カストマASICロジックインターフェース

- *8個チャンネルDMAコントローラー
- *三星のKS0119に対するピデオエンコーダーシリアルラインインターフェース
 - *アナログデバイス社のAD1843に対するオーディオ&テレコムシリアルラインインターフェース
 - 1. 6. 15. 1 <u>ASICインターフェースロジック</u> インターフェース

この節は、外部のすべてのCODECと、カストマが規定したASICロジックプロックに対するインターフェースロジックを含む。このプロックのすべてはハードウェアで具現され、プログラムー可視(program-visible)レジスタは備えない。より詳細なことはASICインターフェース部分を参照する。

- 1. 6. 15. 2 DMAコントローラー
- MSP-1EXは、下記のような機能を有するチップ上のDMAコントローラーを備える。
- *8個の独立的なDMAチャンネル
- *個別的なDMAチャンネルに対するイネーブル/ディスエーブル制御
- *メモリトランスファーまたは逆トランスファーに対するIO装置
- 50 *アドレス増加及び減少

より詳細なことをは、ASICインターフェース部分を 参照する。

【0052】1.6.15.3 <u>メモリデータ移動器</u> また、MSP-1EXは、特殊なメモリデータ移動器を 備える。このメモリデータ移動器は、ホスト(PENT IUM)メモリと、MSPローカルSDRAMメモリ間 でデータを移動させるために使用される。メモリデータ 移動器は、基本的に下記のようなレジスタを含む特殊な DMAコントローラーである。

*MSP現在アドレスレジスタ:この32ビットレジス 10 夕は、メモリデータトランスファーの初期にSDRAM メモリアドレスを定義する。このレジスタはARM7により記入または読出でき、初期値はARM7によりロードされなければならない。アドレスはデータトランスファーサイズに基づいて増加される。

*ホスト現在アドレスレジスタ:この32ビットレジスタは、メモリデータトランスファーの初期にホストメモリアドレスを定義する。このレジスタはARM7により記入または読出でき、初期値はARM7によりロードされなければならない。アドレスはデータトランスファー 20サイズに基づいて増加される。

*MSP停止アドレスレジスタ: この32ビットレジスタは、メモリデータトランスファーの最後にSDRAMメモリアドレスを定義する。このレジスタはARM7により記入または読出でき、MSP現在アドレスレジスタと比較し使用される。もし、これらがマッチングすると、メモリデータ移動器はMSPのEnd-Of-Process信号を発生する。

*ホスト停止アドレスレジスタ: この32ビットレジスタは、メモリデータトランスファーの最後に、ホストメ 30 モリアドレスを定義する。このレジスタはARM7により記入または読出でき、ホスト現在アドレスレジスタと比較し使用される。もし、これらがマッチングすると、メモリデータ移動器はホストのEnd-Of-Process信号を発生する。

*ステータスレジスタ:このレジスタは、メモリデータ 移動器と関連したステータス情報を含む。ビットエンコ ーディングは下記のとおりである。

<0>:MSP EOP。このピットは、メモリデータ 移動器がMSPの停止アドレスに到達したか否かを決定 40 する。もし、ARM7がソース現在アドレスレジスタを 初期化すると、ARM7は0080 0000(hex)にリ*

* セットされる。このビットはARM7により読出のみが 遂行され、記入は遂行されてはいけない。

<1>: HOST EOP。このビットは、メモリデータ移動器がホストの停止アドレスに到達したか否かを決定する。もし、ARM7がホスト現在アドレスレジスタを初期化すると、ARM7は8000 000(hex)にリセットされる。このビットはARM7により読出のみが遂行され、記入は遂行されてはいけない。

*制御レジスタ:このレジスタは、メモリデータ移動器と関連した情報を含む。このピットエンコーディングは下記のとおりである。

<0>: 方向。このビットはデータトランスファーの方向を決定する。このビットが"0"(ディフォールト)の場合、データトランスファーの方向はホスト(PENTIUM)メモリからMSP SDRAMメモリであり、このビット"1"の場合、データトランスファーの方向は、SDRAMからホストメモリである。このビットはARM7により記入されなければならない。

<1>: インタラプトイネーブル。このビットはメモリデータ移動器が、データトランスファーの最後にARM 7をインタラプトするか否かを決定する。このビットはARM7により記入されなければならない。

<2>: DMAイネーブル。このビットはメモリデータ 移動器が動作するようにイネーブルさせる。このビット はARM7により記入されなければならない。 <3 >: データトランスファーサイズ。このビットが"0" (省略時)の場合、各メモリのデータトランスファーサイズは32パイトであり、"1"の場合は64パイトである。このビットはARM7により記入されなければならない。

【0053】1. 6. 15. 4 <u>KS0119ピデオエンコーダーシリアルラインインターフェース</u>

KS0119ピデオエンコーダーシリアルラインインターフェースは、下記のことを含む。

*コーデックからの読出データを含むダブルーバッファ _ 受信データパッファレジスタ

*コーデックへの記入データを含むダブルーバッファ伝 送データバッファレジスタ

*シリアルラインに対する多様な制御&ステータス情報を含む制御&ステータスレジスタ

[0054]

【表20】

KS0119ピデオエンコーダーシリアルラインインターフェースレジスタ

アドレス オフセット (HEX)	ピット幅	説 明
0 0	8	受信データパッファレジスタ (RBUF)
0 1	8	伝送データパッファレジスタ (TBUF)
0 2	8	制御及び状態レジスタ (CSR)

【0055】制御&ステータスレジスタのビットエンコーディングは下記のとおりである。

bit<0>: 受信データのフール状態である。このピットはシリアルラインが、KS0119CODECから8ピットのデータを受信した場合に設定される。もしインタラプトイネーブル(<math>bit<7>)が設定されると、インタラプト要請もARM7に発生される。

bit<1>: 伝送データバッファが空いている状態で 20 ある。このピットはシリアルラインがKS0119にデータを送るように準備されている場合に設定される。 もしインタラプトイネーブル (bit<7>)が設定されると、インタラプト要請もARM7に発生される。

bit
く7ン: インタラプトイネーブル。このビットは ARM7にインタラプト要請をイネーブルさせるために 使用される。

1. 6. 15. 5 <u>AD1843オーディオ&テレコム</u> シリアルラインインターフェース

AD1843シリアルラインインターフェースは下記の 30 ことを含む。

- *コーデックから読出されたデータを含む一セットのダブルーバッファリングされたレジスタ
- *コーデックに記入しようとするデータを含む一セット のダブルーパッファリングされたレジスタ *

* *シリアルラインに対する多様な制御&ステータス情報 を含む制御&ステータスレジスタ

より詳細なことは、AD1843コーデックインターフェース部分を参照する。

1. 6. 16 命令性能

表21は、毎サイクルが12.5 n s であるベクトル処理器サイクルカウントにおける命令性能を示す。外部メモリバス幅は64ビットで、40MHzのページモードクロックを有すると仮定する。すべての命令性能は、32パイトベクトルモードに与えられる。規則は下記のとおりである。

- *ラス (ras):外部メモリが第1rクセスをすることに要求されるサイクル数。一般に75nsまたは6個のサイクルを必要とする。
- * 待ち時間 (latency): 第1命令を実行するためのサンプル数。
- *レート (rate): 類似した連続的な命令実行の間に存在するサイクル数。

待ち時間がレートと同一な場合、1つの数字のみが使用 される。

【0056】命令実行性能

【表21】

命令実行性能

ニモニック	(8/9ビット) (16-フピット) (32-ビット) (32-ビット)			
VCACHE				
VLCB	待ち時間=4、レート=2			
VLCB. off	待ち時間=ras+9、レート=ras			
VLR	待ち時間=3、レート=1			
VLR. off	待ち時間=ras+8、レート=ras			
VL	待ち時間=3、レート=1			
VL. off	待ち時間=ras+8、レート=ras			
VLD	待ち時間=4、レート=2			
VLD. of f	待ち時間= r a s + 1 2、レート= 8			
VLQ	待ち時間=6、レート=4			
VLQ. of f	待ち時間= r a s + 2 0、レート=1 6			
VPFFCH	ras+ (#of Cache lies) x4			
VLWS	待ち時間=4、レート=1			
VLWS. off	待ち時間=ras+8、レート=ras			
VLI	1			
VSTCB	待ち時間= 4、レート= 2			
VSTCB. off	待ち時間= r a s + 9、レート= r a s			
VST	待ち時間 = 4 、レート = 1			
VST. off	待ち時間=ras+8、レート=ras			
VSTD	待ち時間=5、レート=2			
VSTD. off	待ち時間=ras+12、レート=8			
VSTQ	待ち時間=7、レート=4			
VSTQ. off	待ち時間=ras+20、レート=16			
VSTR	待ち時間=4、レート=1			
VSTR. off	待ち時間=ras+7、レート=ras			
VWBACK	ras+(#of Cache lines) x4			
CFC				
CTC	キャッ・・・・ 待ち時間=2			
MCR	定義されない レート=1 定義されない			
MCRS	• 1 - 1			
MRC				
MRCS	·			

【表22】

			
ニモニック	(8/9ピット)	(16-ビット) (32-1	マット) (32ーピット)
VMOV			
VCMOV			
VCMOVM	う うち	ら時間=1、レート=)	I
VEXTRT			
VINSERT			
CPINT]	10	
FORK		6	
RESUME]	6	
SYNCH	}	4	
VCBR		2	
VCBRI]	2	
VD1CBR		2	
VD2CBR	定義されない	2	定義されない
VD3CBR		2	
VCJSR		2	
VCJSRI		2	
VCRSR		2	
VCINT		4	
VCJOIN		4	
VCCS		2	
VADD .			2 (待ち時間)
VADDH			1 (レート)
VAND			
VASL		1	
VASA			定義されない
VAAS3	•		
VASS3			1
VASUB			
VAVG			2 (待ち時間)
VAVGH			1 (レート)
VAVGQ			
VCVTIF	定義されない	子 (徒を時間)	定義されない
VCMPV		1	子 (待ち時間)
VCNTLZ		• · · · · · · · · · · · · · · · · · · ·	会業されない
VCVTB9	-		定義されない
VCVTFF	定義されない	·	子 (待ち時間)

マー・シート (3/9 ビット (16 - フピット (32 - ビット (37 -	33					00
VDIVS	ニモニック	(8/9 £ 7 × h)	(16-アクット)	(32ワビド	ኑ)	(32-ピット)
VSATU VEXTSGN2 VESU VUSU	ADIAI					
VEXTSGN2	VDIVS				1	
VESI						
VESR	VEXTSGN2			'	١	
VEXTSGN3						
VSATL	VESR					
VASR	VEXTSGN3		1	!	定義	もされない
VLSL	VSATL					•
VDIV2N	VASR					
VLSR VMAC VMACF 2 (待ち時間) 3 (待ち時間) VMACL 1 (レート) 1 (レート) VMASF VMASL 2 (待ち時間) VMASL 1 (シート) 3 (待ち時間) VMUL 2 (待ち時間) 1 (レート) VMULF 1 (レート) 1 (レート) VNOR 1 定義されない VROUND 定義されない VSHFL VSHFLL VUNSHFL VUNSHFLL VUNSHFLL 1 VSUB 2 (待ち時間) VSUBS 1 (レート) VXNOR 定義されない	VLSL					
VMAC VMACF 2 (待ち時間) 3 (待ち時間) VMASL 1 (レート) 1 (レート) VMASF VMASL 2 (待ち時間) VMUL 2 (待ち時間) 3 (待ち時間) VMULA 2 (待ち時間) 1 (レート) VMULF 1 (レート) 1 (レート) VNOR 1 定義されない VROUND 定義されない VSHFL VSHFLH VSHFLL VUNSHFLL VUNSHFLL 1 VSUBS 2 (待ち時間) VXNOR 1 (レート) VXNOR 定義されない 定義されない	VDIV2N	i				•
VMACF 2 (待ち時間) 3 (待ち時間) VMAS 1 (レート) 1 (レート) VMASF VMASL 1 2 (待ち時間) VMUL 2 (待ち時間) 3 (待ち時間) VMULA 2 (待ち時間) 1 (レート) VMULF 1 (レート) 1 (レート) VNOR 1 定義されない VROUND 定義されない 2 (待ち時間) VSHFL VSHFLL VUNSHFLH VUNSHFLH VUNSHFLL 2 (待ち時間) VSUBS 1 (レート) 2 (待ち時間) VXNOR 2 (待ち時間) 1 (レート) VXNOR 定義されない	VLSR					
VMACL	VMAC					
VMASC VMASF 1 (レート) 1 (レート) VMASL VMASL VMASL VMAX 1 2 (待ち時間) VMUL VMULA VMULF VMULF VMULF VMOR VOR VOR VOR VOR VOR VOR VOR VOR VOR V		2 (待ち時間)		9	(後た時間)
VMASF VMASL VMAX VMAX 1 2 (待ち時間) VMUL VMULA VMULA VMULF VMULL VNOR VOR VOR VROUND VSHFL VSHFLL VSHFLL VUNSHFLL VUNSHFLL VUNSHFLL VSUB VSUB2 VXNOR VXOR VMAS 1 2 (待ち時間) 3 (待ち時間) 1 (レート) 1 (レート) 定義されない 定義されない 2 (待ち時間) 2 (待ち時間) 2 (待ち時間) 1 (レート) 定義されない で義されない を義されない で義されない で義されない	VMACŁ					
VMAX		•	()		• '	
VMAX 1				·		
YMUL			·			
VMULA 2 (待ち時間) VMULF 1 (レート) VNOR 1 VOR 1 VROUND 定義されない VSHFL VSHFLH VSHFLH VUNSHFLH VUNSHFLL VUNSHFLH VUNSHFLL 1 VSUB 2 (待ち時間) VSUB2 1 (レート) VXNOR 定義されない	VMAX		1		7 8	(きを時間)
VMULF	VMUL					
VNULL VNOR 1 定義されない	VMULA	2 (待ち時	間)	I	3 ((待ち時間)
VNOR VROUND 定義されない (存立時間) VSHFL VSHFLH VSHFLH VUNSHFLH VUNSHFLH VUNSHFLL VUNSHFLL VUNSHFLL VSUB VSUB2 VSUBS VXNOR VXOR C表されない 定義されない 定義されない C元義されない C元	VNULF	1 (レート))		1 ((レート)
VOR	VMULL			l		
VROUND 定義されない 2 (待ち時間) VSHFL VSHFLH VSHFLL VUNSHFLL VUNSHFLL VUNSHFLL VUNSHFLL 1 VSUB VSUB2 VSUBS VXNOR VXOR	VNOR		•		**	4 20 422 2
T (レニド) ** VSHFL	VOR				化報	CAUEV
VSHFLH VSHFLL VUNSHFL VUNSHFLH VUNSHFLH VUNSHFLL 1 VSUB VSUB2 VSUBS VXNOR VXNOR VXOR	VROUND	定	義されない		7 8	待ち時間)
VSHFLL 定義されない VUNSHFLH 1 VSUB 2 (待ち時間) VSUB2 1 (レート) VSUBS 2 (奈ち時間) VXNOR 定義されない	VSHFL					
VUNSHFL 定義されない VUNSHFLH 1 VSUB 2 (待ち時間) VSUBS 1 (レート) VXNOR 定義されない	VSHFLH			j		
VUNSHFLH VUNSHFLL 1 VSUB 2 (待ち時間) VSUB2 1 (レート) VSUBS 2 (待ち時間) VXNOR 定義されない	VSHFLL			ł	وشيد	ا ، دد مدید عدد
VUNSHFLL 1 VSUB 2 (待ち時間) VSUBS 1 (レート) VXNOR 定義されない	VUNSHFL				Æ	4% G 10 12 K,
VSUB 2 (待ち時間) VSUBS 1 (レート)) VXNOR 定義されない				ł	•	1
VSUB2 2 (待ち時間) VSUBS 1 (レート) VXNOR 定義されない	VUNSHFLL		1	<u> </u>		
VSUBS 1 (レート)) VXNOR VXOR 定義されない	VSUB	•		. [0 /	华土 吐明)
VXNOR VXOR 定義されない	VSUB2			ľ		
VXOR 定義されない	VSUBS			Į	1 (V-111
The state of the s						
VXORALL			•	ļ	定	義されない
	VXORALL			l		

【0057】第 2 章 DSPコア

本章は、ハードウェア及びソフトウェアデザイナーが示しているDSPコアの仕様に関して記述している。

2.1 概要

DSPコアは、MSPにおいて基礎的な要素であり、すべての演算に対して単独に責任を担う。このDSPコア 40 は次のように構成される。

*40MHzで動作し、実時間OS、インタラプト及び 例外処理、入出力装置管理等のような、汎用データ処理 用として使用する32ビットARM7 RISC CP U。

*80MHzで動作し、離散余弦変換、FIRフィルタリング、くりこみ、ビデオのモーション推定等のようなデジタル信号処理用として使用されるベクトル処理器。このベクトル処理器はARM7により初期化され、ARM7と同時的に動作可能で、特殊な制御命令によりAR50

M7と同期される。

*80MHzで動作し、ARM7のための1KBの命令キャッシュと1KBのデータキャッシュ、ベクトル処理器のための1KBの命令キャッシュと4KBのデータキャッシュ、ARM7及びベクトル処理器のための共有の16KBの集積された命令&データキャッシュROMから構成されるキャッシュサブシステム。ベクトル処理器用のデータキャッシュは、ハードウェアまたはソフトウェアによって制御され得る。キャッシュサブシステムは、32ビットデータバスを通してARM7とインターフェースし、128ビットデータバスを通してベクトル処理器とインターフェースする。

*ビットストリーム処理器、インタラプトコントローラー、タイマー及びUARTのような多様な内部周辺機器等とインターフェースする32ビット、40MHzの入力&出力バス(IOBUS)。

*PCIバスコントローラー、メモリコントローラー、DMAコントローラー及びカストマASICロジックプロックとインターフェースする64ピット、80MHzの高速入/出力バス(FBUS)。DSPコアのプロック図は、図10の図示のとおりである。

【0058】2. 2 <u>ARM7 RISC CPU</u> 2. 2. 1 概要

ARM7 RISC CPUは、汎用の32ビットRIS Cプロセッサコアである。このARM7 RISC CP Uは、標準コプロセッサインターフェースを通しベクト 10 ル処理器とインターフェースし、実時間OS、IO装置 インタラプト処理及びホストCPUとの通信のように、大部の非演算的な集中機能を処理することに使用される。ARM7 CPUは下記のような特性を有する。

- *電力敏感性応用に理想的な極めて静的な動作。
- *低電力消費: 0. 6 m A / M H z @ 3 V 製作。
- *高性能: 25MIPs@40MHz (40MIPsピーク) @3V。
- *大小サイズのEndian動作モード
- *実時間応用のための高速インタラプト応答(40MH 20 zで22クロックサイクル) *

**簡単かつ強力な命令セット。

*約6mm'の非常にコンパクトなレイアウト。

2. 2. 2 レジスタ

ARM7は31個の汎用レジスタと6個のステータスレ ジスタ、すなわち合計37個のレジスタを有する。プロ グラマーには、常に16個の汎用レジスタと1つ或いは 2つのステータスレジスタが提供される。ユーザー、ス ーパーパイザー、IRQ、FIQ、Abort及びUn definedのようなすべてのプロセッサモードで、 R0とR15は直接にアクセス可能である。R15を除 いたすべてのレジスタは汎用に使用され、データまたは アドレス値を維持させることに使用される。R15はプ ログラムカウンター(PC)を維持する。ステータスは レジスタのCPSR-現在プログラムステータスレジス 夕は、ALUフラグと現在モードビットを有している。 R14はサブルーチンリンクレジスタとして使用され、 ブランチ及びリンク命令が遂行された時、1セットのR 15データを受信する。他の場合は、R14は汎用レジ スタとしても使用され得る。

【0059】汎用レジスタ及びプログラムカウンター【表24】

汎用レジスタ及びプログラムカウンター

使用专	ΕŢĠ	監督 養	てボート	ĮRQ	辈定秦
RO	RO	RO	RO	RO	RO
R1	R1	R1	R1	R1	R1
R2	R2	R2	R2	R2	R2
R3	R3	R3	R3	R3	R3
R4	R4	R4	R4	R4	R4
R5	R5	R5	R5	R5	R5
R6	R6	R6	R6	R6	R6
R7	R7	R7	R7	R7	R7
R8	R8_fiq	R8	R8	R8	R8
R9	R9_fiq	R9	R9	R9	R9
R10	R10_fiq	R10	R10	R10	RIO
R11	R11_fiq	R11	R11	R11	RII
R12	R12_fiq	R12	R12	R12	R12
R13	R13_fiq	R13_abt	R13_irq	R13_irq	R13_und
R14	R14_fiq	R14_abt	R14_irq	R14_irq	R14_und
R15 (PC)	R15 (PC)	R15 (PC)	R15 (PC)	R15 (PC)	R15 (PC)

[0060]

【表25】

プログラムステータスレジスタ

使用者モード	FIQ モード	監督者モード	アポート モード	IRQ モード	非定義モード
CPSR	CPSR	CPSR	CPSR	CPSR	CPSR
	SPSR_fiq	SPSR_svc	SPSR_abt	SPSR_irq	SPSR_und

- *リセット(reset) (最上位優先順位)
- *取消し(abort) (データ)
- *FIQ

* * I R Q

- *取消し(abort)(プリフェッチ)
- *定義されていない命令トラップ、ソフトウェアインタラプト(最下位優先順位)

64

[0062]

* 【表26】

例外ペクトルテーブル

アドレス	例外	エントリーモード	
0000 0000	リセット	監督者	
0000 0004	非定義命令トラップ	非定義	
8000 0008	ソフトウェアインタラプト	監督者	
0000 0000	アポート (プリフェッチ)	アポート	
0000 0010	アポート (データ)	アポート	
0000 0014	ARM7により貯蔵される		
0000 0018	IRQ	IRQ	
0000 001C	FIQ	FIQ	

【0063】2.2.4 命令セット

すべてのARM7命令は条件的に実行されるが、これは ARM7命令がCPSRレジスタにあるN、Z、C、V フラグ値によって実行されるかもしくは実行されないこ 30 とを意味する。ARM7命令は、下記のような多様なカテゴリーに分けられる。

- *プランチ及びリンクされたプランチ(B、BL)
- *データプロセッシング (AND、EOR、SUB、R SB、ADD、ADC、SBC、RSC、TST、TE Q、CMP、CMN、ORR、MOV、BIC、MV N)
- *PSRトランスファー (MRS、MSR)
- *掛け算及び掛け算-累算(MUL、MLA)
- *シングルデータトランスファー(LDR、STR)
- *プロックデータトランスファー(LDM、STM)
- *シングルデータスワップ (SWP)
- *ソフトウェアインタラプト (SWI)
- *コプロセッサデータ動作(CDP)(これは一グループの命令である。)
- *コプロセッサデータトランスファー (LDC、STC)
- *コプロセッサレジスタトランスファー(MRC、MCR)
- 2. 3 ベクトル処理器

2. 3. 1 概要

ベクトル処理器は、最大性能のために、単位命令多重データ(SIMD)構造を利用する強力なデジタル信号処理器であって、非常に優れた性能を実現させるために、 多重データ要素上で並列に動作するパイプラインされた RISCエンジンから構成される。多重データ要素は、 576ビットベクトルでバッキングされ、これは下記のようなレートで計算され得る。

- *12.5 n s サイクル毎に32個の8/9ビット固定小数点算術演算または
- *12.5 n s サイクル毎に16個の16ピット固定 小数点算術演算または
- *12.5 n s サイクル毎に8個の32ビット固定小40 数点または浮動小数点算術演算

2. 3. 2 実行パイプライン

ベクトル処理器は、命令を実行させるために図11の図示のとおり、6段階のパイプラインを利用する。大部の32ピットスカラー演算が、サイクル当り1つの命令比率でパイプラインされる一方、大部の576ピットベクトル演算は、2個のサイクル毎に1つの命令比率でパイプラインされる。すべてのロード&貯蔵(Loads&Stores)は算術演算と重なり、別途でロード&貯蔵ハードウェアにより独立的に実行される。設計の複雑度と性能を調

50 和させるために、ベクトル処理器は資源及びデータ従属

性をチェックするためのハードウェアインターロックを 順序とは関係なく使用し、命令等を発生するか実行する ことができる。この特徴は、ロード及び貯蔵によって、 データキャッシュが紛失される期間の性能を、特に大幅 改善する。

【0064】2.3.3 ハードウェアマイクロ構造 ベクトル処理器は、図12の説明のとおり、4個の主機 能プロックから構成される。

- *命令語取出ユニット (IFU)
- *命令語デコーダー&発行器
- *命令語実行データ経路
- *ロード&貯蔵ユニット(LSU)

命令語取出ユニットは、命令語の先取り(prefet ch) 及び、ブランチとジャンプのような命令語のサブ ルーチンに対する流れを制御するプロセッシングを担当 する。IFUは現在実行ストリームに対してプリフェッ チされた命令語からなる16個のエントリキューと、ブ ランチターゲットストリーム対してプリフェッチされた 命令語からなる8個のエントリーキューを有する。 IF Uはサイクルごとに命令語キャッシュから8個の命令語 20 が受信できる。命令語デコーダー&発行器は、すべての 命令語に対するデコーディング及びスケージュリングを 担当する。たとえ発行器は、実行資源とオペランドデー 夕有効性によって、非順次的な大部の命令語のスケジュ ールが可能であるが、デコーダーはサイクル当り1つの 命令語を処理することができ、常にIFUから順次的に 到着する命令語を処理することができる。ベクトル処理 器は12.5 n s/c y c l e で動作する多数個の28 8ピットデータ経路(図13参照)を通してその性能の 大部分を実現し、この場合次のことを含む。

*サイクル当り2個の読出及び2個の記入を支援するこ とができる4個ポートを有するレジスタファイル

*8回の32ピット掛け算(整数また浮動小数点フォー マット)、16回の16ピット掛け算及び32回の8ピ ット掛け算の中のいずれか1つの演算時ごとに、12.

5 n s を生成する8個の32×32並列掛け算器

*8回の36ピットALU演算(整数または浮動小数点 フォーマット)、16回の16ピットALU演算または 32回の8ビットALU演算の中のいずれか1つの演算 時ごとに、12.5nsを生成する8個の36ピットA 40 LU

ロード&貯蔵ユニットは、それぞれ図14の説明のよう に、288ビット幅を有する別個の読出&記入データバ スを通して、データキャッシュとインターフェースする ために設計されたものである。

【0065】2.3.4 インタラプト&例外 ベクトル処理器は、次の2つの特殊条件のみを認識す る。

***ARM7プログラムによって実行されるCPINT** (コプロセッサインタラプト) 命令語

*ベクトル処理器プログラムによって実行される、サブ ルーチン命令語へのネストされたジャンプ(nested jum p) &掛け算の結果のハードウェアスタックオーバーフロ ー ベクトル処理器がこれらの2個の特殊条件を処理す る、より詳細な方法に対 しては、ベクトル処理器構造 文書を参照すること。MCPから発生されるその他のイ ンタラプト及び例外条件は、ARM7のみによって処理 される。

66

【0066】2. 4 キャッシュサブシステム

10 2.4.1 概要

> キャッシュ制御ユニット (CCU) はARM7コア、ベ クトル実行ユニット(LSU、IFU)、メモリ (MC U、PCI、DMA、CODEC) 及びIOデバイス (BP、UART、タイマー、インタラプトコントロー ラー)とインターフェースする。 C C U は高速 (80 M Hz)のFBUSと、低速(20MHz)のIOBUS とインターフェースする。CCUは事実上、すべての内 部CPUコアユニットと周辺IOデパイスと間の中央デ ータ伝送ユニットである。MSPチップにおいてCCU の詳細な説明に関しては、MSP-1Eシステムスペッ クのプロック図 (pp. 1-10) を参照すること。非 常に高性能のキャッシュサブシステムを支援するため に、CCUの設計はすべての読出及び記入動作を支援す るプロトコルに基づいたトランザクション(transactio n)を使用する。メモリをアクセスする必要がある任意の ユニットは、CCU制御ユニットでリクエスト(reques t)を発生させ得る。制御ユニットにあるアービタ(arbit er)は、固定された優先順位に基づいてリクエストを承 認し、リクエスター(requestor)で'transaction_id' を回信する。リクエスターはこの'transaction id'を 貯蔵し、データが実際に到着した場合に、回信されたデ ータが認識できるようにする。 CCU制御が1つのユニ ット (キャッシュミス (cache miss)が発生した場合、 多いサイクルを必要とする場合もある)からのリクエス トを処理する間、他のユニットから新しいリクエスト が、他の'transaction_id'と共に次のサイクルで承認 される場合もある。リクエストをペンディング(pendin g)させるこのような方法では、他のユニットからの連続 的なリクエストを遮断させることが発生されないので、 高性能の実験が可能になる。現在、CCUは1つのサイ クルで1つの読出リクエストと、1つの記入リクエスト を同時にアクセプトし承認することができる。

【0067】メモリに対するインターフェースユニット (FBUS) は、4個エントリーのアドレスキューと、 1個エントリーのライトーバック(write-back)ラッチか らなる。最善の状態で、FBUSはARM命令語キャッ シュからの1つのペンディングリフィール(読出)リク エスト、VEC命令語キャッシュからの1つのペンディ ングリフィール(読出)リクエスト、VECデータキャ ッシュからの1つの記入リクエストと、ダーティ (dirt y)キャッシュラインにより、VECデータキャッシュからの1つのライトーバックリクエストを支援することができる。また、キャッシュメモリ自体は、高性能のために最適化される。MSPキャッシュシステムは、チップ上(on-chip)のキャッシュSRAMは、ARM CPUとベクトルコアまたは命令語とデータ間のスラッシング(thrashing)を防止するため、4個の相互に異なるバンクからなる。キャッシュROMは、ARM7とベクトルコアのために高速及び高密度のデータ貯蔵領域を提供する。例え、タグ(tag)がキャッシュROMに対して変更されることはないが、有効ビットの使用が不可能になり、データが外部メモリから返還される。要すれば、チップ上のキャッシュメモリは、次のようなプロックを含む。

- *1KBの直接マッピングされた命令語キャッシュと、 1KBの直接マッピングされつつARM7に対する32 ピットデータバスインターフェースを有するライトーバ ックデータキャッシュ
- *1 K B の直接マッピングされ、ベクトル命令語フェッ 20 チユニットに対する 2 5 6 ピットバスインターフェース を有する命令語キャッシュ
- *4KBの直接マッピングされ、ベクトル実行ユニットに対する256ビットパスインターフェースを有するライトーパックデータキャッシュ。データキャッシュはデュアルポートからなり、80MHzのサイクルごとに256ビットの読出データを提供し、256ビットの記入データを支援することができる。
- * 4 K B VECデータキャッシュは、ソフトウェアの 制御下で、スクラッチーパッド(scratch-pad)演算によ り形成できる。
- *ARM7及びベクトル処理器で使用するために共有または集積された命令語&データROMキャッシュ。ARM7に対するインターフェースは、その命令語キャッシュと同一な32ビットバスを通して、ベクトル処理器に対するインターフェースは、その命令語キャッシュと同一な256ビットを通してなる。
- * 5個のポート:
- ARM7のための読出/記入ポート
- ーベクトル処理器の命令語取出ユニットのための読出ポ 40 ート
- ーベクトル処理器のロード/貯蔵ユニットのための読出 /記入ポート
- ーベクトル処理器のIOBUSのための読出/記入ポート
- FBUSのための読出/記入ポート
- *ARM7 CPU命令語キャッシュのための32×256ビットSRAM (~1KB)
- *ARM7 CPUデータキャッシュのための32×2 56ピットSRAM (~1KB)

- *ベクトル処理器データキャッシュのための 128×56 ピットSRAM (~ 4 KB)
- *ベクトル処理器命令語キャッシュのための32×25 6ビットSRAM (~1KB)
- *データ&命令語キャッシュのための512×256ピットSRAM (~16KB)
- ベクトルデータキャッシュの制御は、ハードウェア制御 またはソフトウェア制御によって遂行される。
- 【0068】2.4.2 <u>キャッシュサブシステム構造</u>図15は、MSPキャッシュシステムのブロック図であり、次のプロックIDC (Instruction Data Cache)、キャッシュROM、CCU_DATA_DP、CCU_ADR_DP、CCU_CTL及びCCU_SMとから構成される。それぞれのサブブロックは、さらに詳細なことは後述する。

2. 4. 2. 2 IDC

命令語及びデータキャッシュ (IDC:図16参照) は、チップ上のSRAMメモリであり、命令語及びデー タキャッシュアクセスを提供するために使用される。こ のキャッシュは、1つのアレーに対し4個のパンク:A RM_IC (1KB), ARM_DC (1KB), VE C__IC(1KB)及びVEC__DC(4KB)から構 成される。任意のサイクルで、このキャッシュは1つの 読出リクエストと1つの記入リクエストをアクセプトす る。タグRAMは、2個の読出ポートを有する。読出ポ ートアドレスと記入ポートアドレスとは、ヒットまたは ミス条件に対し、内部キャッシュタグと比較される。デ ータRAMは、読出ポートアドレスによりアクセスされ る1つの読出ポートのみを有する。また、タグRAMと データRAMとは、相互に異なるセットの記入アドレス を使用し記入される。従って、キャッシュアレーををア クセスするためには、4セットのキャッシュバンク選択 信号と、3セットのラインインデックスを必要とする。 IDCは下記のような特性を有する。

- *ライト-バック規則に直接マッピングされる。
- *キャッシュラインサイズは64Bであるが、データ幅は32Bであり、これはMSPチップのベクトルデータ幅のサイズに該当する。
- *各ラインは2個の有効ビットを有するが、1つはハイベクトルのためのものであり、他の1つはローベクトルのためのものである。また、データキャッシュはそれぞれのデータに対して1個づつすなわち、2個のダーティビットを有する。
- *ARM_IC、ARM_DC及びVEC_ICのためのタグサイズは22ビット(アドレスピット10~ピット31)であり、VEC_DCのためのタグサイズは20ビット(アドレスピット12~ピット31)である。
 *ARM_IC、ARM_DC及びVEC_ICのため
- のラインインデックスピットは5ピット(アドレスピッ 50 ト5〜ピット9)であり、VEC_DCのためのライン

インデックスピットは、7ピット(アドレスピット5~ ピット11) である。

- *VEC_DC (4KB) は、ソフトウェアの制御下で スクラッチーパッドに再形成され得る。
- *V__CLEAR信号は、キャッシュライン有効ピット のすべてを、一回に全体的にリセットさせることに使用 する。後でV_CLEARは個別的なパンクのみを選択 的にリセットさせ得る。

【0069】2.4.2.3 データ経路パイプライン 図17参照。

2. 4. 2. 4 <u>アドレス経路パイプライン</u>

*アドレス処理パイプラインに対するデータ経路は、図1 8の図示のとおりである。

70

CCU ADDRESS DP

2. 4. 3 <u>インターフェース</u>

2. 4. 3. 1 データタイプ

CCUはテーブル15に説明されている多数個のリクエ スティングユニットからの相異なるデータタイプを処理

【0070】相異なるデータタイプを処理する場合のC

10 CU動作

【表27】

相異なるデータタイプを処理する場合のCCU動作

324 64		atriti (an a	0.01100//-
単位	データ形態	読出/記入	CCU動作
ARM	バイト、 ワード	読出	バマート では、アレス と では、アレス と C を A で I に a b e b を で ドレス と C を A で I に a b e b を な で ドレス と C を A で I に a b e b e b e b e b e b e b e b e b e b
ARM	バイト ワード	記入	と特 a に イ・シート かっと や a に イ・シート かっと は a か が に は 。 さ a で A い で A と を a ク B モ 対 を で A に の を d I しさ が の が C ト な 場 4 で A に の と d 可 が C ト な 場 4 で A に る と a ク B モ 対 を c に ん で A に の と d 可 が C ト な 場 4 で A に る な で A い の と d で A い の と d は d 動 す 確 よ 状 デ 蔵 い へ と で A の と d で A い の と d も で A い の と d と d 動 す 確 よ 状 デ 蔵 い ん に ン 入 が C ト な 場 4 で 使 ユ ス と め が が B に は る で A い の と で C と が る C し グ 入 ケ プ は d 動 す 確 よ 状 デ 蔵 い ん で C と が る C し グ 入 ケ プ は T と か の と で A と も が が ら D と で と も な は d 動 す 確 よ 状 デ 蔵 い へ と で A と も が に し か と で A と も る と も か に し か と で な B あ 用 ー ト で A と も が が ら D と で な B も で A と も が が ら D と か る ら 満 を キ ボ で A と も が が ら D と か る ら 満 を キ ボ で A と も が が ら D と で な B か に か る C と か る と も a か と で C と が る と も る と も a か と で C と が る と も a と か と が と か と か と か と で A と も a か と で C が る と も a と か と が と か と で A と も a と か と が と な と か と か と か と か と か と か と か と か と か
IFU	ベクトル	読出	IFUアドレスは、常にワード整列された状態である。各リクエストはIDCまたは外部SDRAM中のいずれか1つから32B(整列された)データを復帰させる。
LSU	スカラー (ハーフリード、 ハト、 アト、 アト、 アーアード (アーアード)	読出	
ΙO			
L			

【0071】2. 4. 3. 2 ARMインターフェース ARM7 CPUコアが、MSPチップの周波数の1/ 2 (40MHz)で動作する反面、CCUはMSPチッ 50 ク発生器ユニットは、CLK1の上昇エッジでMCLK

プの周波数(80MH2)で動作する。この2個クロッ ク間の同期化は設計時に重要である。一般的に、クロッ

を切換する。また、ARM7に連結された全体的なリセ ット信号は、CLK1とMCLKがローの場合に解除(d e-assert)される。このような方法によって、2個のユ ニットは適切に同期化される。ARM7は命令語とデー 夕用として1つの入力パス(ARM_DATA<31: 0>のみを有するが、MSPチップは専用の命令語キャ ッシュ (ARM_IC、1KB) とデータキャッシュ (ARM_DC、1KB) とを備える。CCUは、AR M_NOPCを使用し、この二種類のリクエストを区別 することができる。性能を更に向上させるために、CC 10 UはメインキャッシュとARM7コアとの間に位置する マイクロ命令語キャッシュ(UI_CACHE、32 B) とマイクロデータキャッシュ (UD_CACHE、 32B) を付加する。このキャッシュは、それぞれ連続 的なコードとデータとからなっている8ワードを有す る。これらのマイクロキャッシュは、その自体のタグ (27ビット)、タグ比較器と有効ビットを有する。有 効ピットはシステムリセット期間の間すべてがクリアさ れる。ARM7マイクロキャッシュは、実際のキャッシ ュよりはかえってプリフェッチバッファの役割を遂行す 20 る。ARM7読出の期間の間、アドレス (ARM_A、 31:0>) は常にタグに比較される。ヒットはARM _DATA<31:0>を通して命令語またはデータを リードバック(read back)する。その後1つのマイクロ キャッシュはアドレス、データタイプ及び他の制御情報 と共にリクエストをCCUに送る。CCUのアービタロ ジックは、すべてのユニットからのリクエストが読出リ クエストを作ることを承認する。現在、承認を得ること において、ARM7は他のプロックに対して最上位の優 **先順位を有する。その理由は、ARM7のマイクロキャ 30** ッシュがミスを持たない限り、ARM7がリクエストを 作る場合が殆どないからである。しかし、CCUは多数 個のサイクルリクエストまたはアドレスキュー充足条件 を提供するために、内部のホールドサイクルを有するこ とができる。この期間の間、外部のリクエストは全然承 認されない。ARM7からの記入は、アドレスがUD TAGをヒットする場合、常にUD_CACHEを無効 化させる。ライトースルー(write-through)またはライ トーパック(write-back)キャッシュとしてUD_CAC HEを設計することにおいて、何等の試みも行っていな 40 い。UD__CACHE記入ヒット時に無効化させること。 により、ARM_DCとUD_CACHE間のデータを **−致させることができる。CCUはARM_ICまたは** ARM_DCに読出または記入リクエストを送る間にa rm_nwaitを制御する。一般的に、CCUは記入 期間の間には、arm_nwaitをホールドさせな い。一応、記入リクエストがccu_write_ho Id2を見ないで承認されると、ARM7はただ次のサ イクルからARM_DATA<31:0>にあるデータ を持ってくる。CCUはデータを貯蔵するために、内部 50

の記入バッファを有する。ARM7は命令語を実行し続けることができる。しかし、CCUはたとえデータがメインキャッシュにあるとしても、常に1つのサイクルに対してarm_nwaitをホールドさせる。もし、読出リクエストがメインキャッシュをミスした場合、データが外部のメインメモリから返還されるまで、更に多いサイクルがホールドされる。図19に図示したARM_CCUインターフェース状態のマシンは、CCUがarm_nwaitを制御する条件を説明する。

【0072】図19において:

START:リクエストがなく、または読出データが返還されるか、ホールドせず記入リクエストが発生された場合の状態マシンのためのスタート状態。

HOLD: CCUは読出または記入のためのARM7リクエストを承認し、ホールド信号で承認を取り消す。

TAG: CCUは読出アドレスでタグをチェッキングする。

MISS: 読出アドレスは1つのミスを有し、ccuはリフィールリクエストを外部のdramに送る。

DATA: 読出データが返還され、CCUは返還された データをマイクロデータキャッシュへ送る。

2.4.3.3 <u>FBUSインターフェース</u> CCU__FBUSインターフェース状態マシン(F__S M)は、図20の図示のとおりである。図20において:

IDLE: アイドル状態

REQ: 読出または記入リクエストをFBUSアービタに送る。

GRT1: 承認サイズが8 Bより大きい。

GRT2: 承認サイズが16Bより大きい。

GRT3: 承認サイズが24Bより大きい。

GRT4: 最後のサイクルに対する駆動データ

データ受信状態マシン(D_SM)は、図21の図示の通りである。図21において、

IDLE:アイドル状態

ONE: Fdata<63:0>から第1の8Bデータを受信する。

TWO: Fdata < 63:0 >から第2の8Bデータを受信する。

THREE: Fdata<63:0>から第3の8B データを受信する。

FOUR: Fdata<63:0>から第4の8Bデータを受信する。

REFILL: データをリクエストに返還する前、IDCをリフィールする。

RDY: データをリクエスターに返還する準備をする。

【0073】2.4.4<u>読出及び記入動作</u> 読出及び記入状態マシンは、図22の図示のとおりである。

2. 4. 4. 1 読出動作

MSPでIDC(Instruction and Data Cache)は3段の パイプラインサイクル: リクエストサイクル、タグサイ クル及びデータサイクルで動作する。キャッシュヒット 状況で、IDCは毎サイクルで命令語またはデータの返 還が可能である。キャッシュコントローラーユニット (CCU) は、キャッシュSRAMアクセスのためにA RM7、ベクトル処理器ユニット、FBUSとIOBU S間の仲裁を担当する。CCUはこの4個のマスタから のパスリクエストを監視し、特定の I D番号を有する勝 10 者にパスを承認する。CCUはまたキャッシュをアクセ スレタグを比較するために、キャッシュアドレスパスと 読出/記入制御信号を発生する。 キャッシュヒットがあ る場合、仲裁から勝ったバスマスタは、読出/記入動作 のためにキャッシュをアクセスすることができる。キャ ッシュミスがある場合、CCUはメインメモリから返還 される紛失データを待たずリクエストを発生させてか ら、パスマスタを助けてやる。それで、キャッシュミス を有するパスマスタは、ID番号を維持すべきである。 以降、リクエストされたデータがキャッシュにあると、 CCUはGRANT信号を同一な I D番号を有するデー タを紛失したバスマスタに送る。このバスマスタはデー タをアクセプトするかまたは無視する。キャッシュミス が発生した場合、メインメモリからデータを受けるため に、ラインフェッチが遂行される。ラインサイズは64 パイトに定義され、従ってCCUはメインメモリからキ ャッシュにデータを供給するために、8回の連続的なメ モリアクセス(毎回64ビット)を実行する。 *リクエストサイクル:CCUはCLK1で多数個のユ ニット (ARM、IFU、LSU、IO) から読出リク 30 エストをアクセプトする。リクエスターは、CLK1の 初期に、リクエスト信号(1su_req)と読出/記入信号(1s u_rw)を表示する。CLK1の終わりでCCUはccu _grant_id [9:0] を駆動することによっ て、この読出リクエスト中の1つを承認する。ccu__ grant_id [9:6] がリクエスターのunit

_idと整合されると、リクエストが承認される。リク エスターはccu_grant_id [5:0] が、リ クエストと関連したtransaction_idであ **るので、ccu_grant_id** [5:0] をラッチ 40 しなければならない。リクエストが承認されると、リク エスターはアドレス (isu_adr[31:0])とCLK2でキャ ッシュオフ動作(1sh_ccu_off)及びデータタイプ(1su_ve c_type[1:0]、lsu_data_type[2:0]) のような他の制御 情報をCCUに送る。CLK2の終わりでccu_rd_hold_ 2が表示されなければ、リクエストは完全にCCUに送 られ、リクエストされたデータはしばらく後で返還され る。しかし、ccu_rd_hold_2が表示されると、CLK1 で承認されたリクエストは取り消しつつ、リクエスター は続いてアドレスと制御情報を送る。以前のすべてのgr 50

ant_id情報がまだ有効であるので、次のサイクルでは同 一な読出リクエストを更に発生させる必要がない。ccu_ rd_hold_2はCLK2でCCUによって解除されるま で、CLK1で一定に維持される。ccu_rd_hold_2は夕 イミング臨界信号であって、リクエスターでCCUが現 在サイクルで他のことを処理することに忙しくて、承認 されたリクエストはまだ処理されていないことを知らせ ることに使用される。

*タグサイクル

リクエストが承認され、後でリクエストサイクルで取り 消されなかった場合、リクエストはキャッシュアクセス のタグ比較段階に入る。CCUはタグ読出のためのライ ンを選択するために、アドレス(Isu_adr[11:5])とパン ク選択信号(リクエスター)を使用する。タグヒット信 号(ccu_lsu_hit_2)は、CLK2の終端で知られる。デ ータはヒット状況のために次のサイクルで復帰される。 読出ポートタグが出力され、CLKによりラッチされ る。また、アドレスキューステータスは、このサイクル で評価される。タグミスと'almost_full address queu e'は、 'ccu_rd_hold_2'信号を表示する。CCU状態 マシンは、或る新しい読出リクエストも処理しないが、 中止されたタグ比較を更に試みる。それぞれのキャッシ ュライン(64B)は2つのベクトルを含むので、タグ ヒットを得るためにアクセスされたベクトルの有効ビッ トが有効でなければならない。2倍のベクトル(64 B) データの読出のためには、タグヒットを得るため に、2つの有効ビットが有効でなければならない。cc o 「「動作は常にタグミスを誘発させ、リクエストはアドレ スキューに掲示される。

*データサイクル

これはCCUがデータをリクエスターに復帰するサイク ルである。データはCLK1で駆動される下位16B と、CLK2で駆動される上位16Bと共に、ccu dout [127:0]上に乗せられる。64Bデータリクエストの場 合、伝送を終結させるために、1つの付加的なサイクル が使用される。CCUはデータが次のCLK1で復帰さ れることをリクエスターに知らせるために、常にccu_da ta_id[9:0]をCLK2の初期の1/2サイクルで駆動す る。リクエスターは適切な戻りデータのために、常にcc u_data_id[9:0]を比較する。また、戻りデータの指示子 としてタグヒットが使用される。もし、タグサイクルで タグミスがあり、アドレスキューが充満でなければ、C CUはCLK1で紛失されたアドレス、id情報及び他 の制御情報を、4個エントリーアドレスキューに掲示し つつ、キャッシュラインフェッチを始める。現在、それ ぞれのアドレスキューは、大略69ピットの情報を含 む。CLK2でメモリアドレスラッチがロードされ、F BUSリクエストが次のCLK1で発生される。

【0074】2.4.4.2 <u>記入動作</u> IDCで記入動作は、3段のパイプラインサイクル:リ クエストサイクル、タグサイクル及びデータ記入サイクルで動作する。記入アドレスヒット状況で、IDCは毎サイクルでキャッシュデータアレーにデータを記入することができる。

*リクエストサイクル: CCUはCLK1で多数個のユ ニット (ARM、LSU、IO) から記入リクエストを アクセプトする。リクエスタはCLK1の初期にリクエ スト信号(1su_req)、読出/記入信号(1su_rw)とベクト ルタイプ(Isu_vec_type[1:0])を表示する。CLK1の 終わりでCCUは、この記入リクエストの中のいずれか 10 1つを承認する。相互に異なるユニットに対する記入承 認は、承認信号(ccu 1su wr_grant)を直接リクエトユニ ットに表示することにより実現される。返還されるデー 夕が全然ないので、リクエストユニットがCCUからtr ansaction_idを受信する必要はない。CLK2で、リク エスタはアドレス(1su_adr[31:0])、cc_off信号(1su_cc u_off)及びデータタイプ(1su_data_type[2:0])を供給し なければならない。読出の場合も同様に、たとえ、リク エストは承認されたが、現在サイクルで処理されなかっ たことをリクエスタに知らせるために、CCUはCLK 20 2の終端の近くでccu_wr_hold_2を表示する。リクエス 夕はccu_wr_hold_2が解除されるまでアドレス、cc_off 信号とデータタイプ情報を駆動し続ける。以降、次のサ イクルでリクエスタは記入データをccu_dout [127:0] に 供給する。

*タグサイクル

リクエストが承認され、後でリクエストサイクルで取り 消されなかった場合、リクエストはキャッシュアクセス のタグ比較段階に入る。このサイクルは記入ポートアド レスタグを比較する。CCUはキャッシュ用ラインを選 30 択するために、アドレス(1su_adr[11:5])とパンク選択 信号(リクエスター)を使用する。タグヒット信号(ccu _lsu_hit_2)は、CLK2の終わりへ知られる。cc_off 記入は、常にタグミスを誘発させ、記入データは外部の 記入のためにFBUS上に乗せられる。リクエスタはC LK1の下位16BとCLK2の上位16Bにより、cc u_din[143:0]にデータを駆動し始める。64Bデータ転 送の場合、データを駆動するためにリクエスタは、1つ の付加的なサイクルを取る。CCUはこのデータをホー ルドするために、内部の記入データラッチを有する。こ 40 の記入がキャッシュをヒットさせるか(実際にデータを キャッシュに記入するために、1つまたは2つのサイク ルが使用される)、キャッシュをミスさせる場合(デー タを記入するために、最も少ないサイクルが使用され る)、リクエスタは記入が完了されたことと見なす。

*データ記入サイクル

このサイクルは、キャッシュヒット状況のために、CC Uが実際のデータをキャッシュに記入するサイクルであ る。タグサイクルでタグミスがある場合、CCIはこれ をデータタイプによって相異するように処理する。デー 50 76

タタイプが32Bで、ラインがクリーン(clean)の場合 (2つのベクトルもクリーン)、CCUはただ現在のラ インを、新しいタグと新しいデータをオーバーライトす る。また、アクセス中のベクトルを有効及びダーティな ものと表示する反面、同一なラインの他のベクトルは無 効なものに置いておく。データタイプが32Bより少な い場合、このサイクルは部分的にデータ記入が行われ る。この部分データは、一時的なレジスタに貯蔵され る。 C C U は紛失された半ライン (32B)をメモリか らフェッチしてからロードし、キャッシュに戻す。その 後、部分データは適切なパイトイネーブル信号と共にキ ャッシュラインに記入される。ダーティキャッシュライ ンを有するすべての記入ミスに対して、CCUはまずダ ーティラインをコピーする。ダーティデータがまだ使用 されていないので、CCUは承認ロジックにホールドを 表示し、新しい読出または記入リクエストが承認されな いようにする。その後、ダーディキャッシュラインデー タをフェッチするために、ダーティラインを使用し内部 の読出が始まる。結局、ライトバックアドレス及びデー 夕はメモリに供給される。

【0075】2.4.5 <u>プログラミングモデル</u> キャッシュサブシステムのすべては、ロード&貯蔵命令 語を使用したハードウェアで制御されるので、ソフトウェアー可視(software-visible)レジスタを必要としな い。

2. 4. 6 <u>IDC及びROMアドレスフォーマット</u>は 図23の図示のとおりである。

【0076】第 3 章 IOBUS説明 本章は、ハードウェアデザイナーが示すIOBUSの仕 様に関して記述したものである。

3. 1 概要

IOBUSは、システムで使用される低速の標準的な周辺装置のために設計されたものである。このバスは、MSPキャッシュ制御ユニット(CCU)、ピットストリーム処理器(BSP)とタイマー/インタラプトコントローラーと、UARTのようなすべての他のIO周辺装置等間のメインインターフェースの役割を果たす。バスのフォーマットは、インテル社のIOバスと非常に類似している。バスアービタ制御ロジックは、リクエストロンバスを常に監視し、ラウンドーロピン(round-robin)システムを用い、適切なリクエストー承認を発生させる。潜在的なパスマスタは、常にバスーリクエストを表示し、バスを占有する前にバスー承認が表示されることを待つ。バスマスタは、常にプロトコルによる期間の間、アドレスと制御ラインとを駆動する。

【0077】IOBUSは全体的に40MHzで動作する同期パスである。MSPIOBUS上でのすべての承認は、リクエストがアクチブにサンプリングされてから第1番目のサイクルで発生する。このパスは4個のサイクル(4個のパースト)に対し、16パイト伝送まで

処理可能である。これはバスマスタによりリクエストさ れた伝送サイズをパスアービタに知らせる2個のサイズ ビットを使用することによって実現される。IOBUS は32ビットアドレスとデータマルチプレクサーを有す る。アドレスは常にデータの以前に現れる。 I O B __A LE(アドレスラッチイネーブル)信号はアドレスをラ ッチするために、受信装置により使用される。たとえ、 8ピットデパイスがパスに連結されても、すべてのパス アクセシングは32ピット伝送を仮定する。正常的な規 則によると、8 ピットデバイスは、バスの下位8 ピット 10 [7:0]を使用し、16ビットデバイスはバスの下位 16ピット[15:0]を使用する。もし16ピットデ パイスが8ピットデバイスとの通信を願うと、8ピット デバイスがデータを探してラッチできるように、バスの 下位8ビットに正確なデータを載置すべきである。同一 期間に多数個のリクエストがある場合、承認されないリ クエスタは、IOBUSアービタが承認するまで、常に そのリクエストをホールドさせなければならない。この ようなシステムにおいて許容されたリクエストに対し多 い"バス-アクセシングサイクル"すなわち、4*32 20 ビット伝送(最大16パイト)がある。プロック伝送 は、常にそれぞれ多数個の32ビット伝送に分けられ る。すべてのバス承認は、IOBUSアービタにより発 生される。しかし、常にアドレス(有効時)を監視し、 目的地に適切なチップ選択(次のクロックサイクルに対*

* して)を発生させる並列デコーディングロジックがあ る。チップ選択は、常にただ1つサイクルに対して有効 であり、以降アドレスがすべての読出及び記入リクエス トのために表示される。それぞれのIOBUSノードは 入力として専用のチップ選択を有する。ピン説明及びタ イミング図を参照すること。2ビットサイズ情報は、バ スアービタから承認されてからマスタによって発生さ れ、以降2個のパスサイクルに対して有効である。CS がバス伝送サイクルを決定するために表示されると、選 択されたスレーブはサイズ情報を獲得しなければならな い。また、読出または記入時、IOBUSアービタは新 しいリクエストを探し始める前、パスサイクルが終了さ れることを判断するための伝送サイズのトラックを維持 する。パーストーパス伝送時(読出または記入時)デー 夕間には差異が全然ない。データ読出伝送において、デ ータが有効な時点をリクエスタに知らせ、このデータラ ッチを始めるためにREADY信号が使用される。この READY信号は、バスマスタとスレーブにより発生さ れる。このプロトコルを満足させるためには、すべての IOBUSノードは、リクエストを処理する前、IOB USインターフェースを設計する必要がある。このイン ターフェースは次のスペックを満足させなければならな

[0078]

サイズ	説 明
2' b00	省略時。伝送サイズ=4パイト(1つの32ピットサイクル)
2' b01	伝送サイズ=8パイト(2つの32ピットサイクル)
2' b10	伝送サイズ=12パイト(3つの32ピットサイクル)
2' b11	伝送サイズ=16パイト(4サイクル用の最大サイズ)

【0079】3.2 ピン説明

以下、パスマスタ側から見たシステムIOBUSのためのアドレス、データ及び制御信号の定義を説明する。IOBUS構造定義を示している図24を参照すること。上述のごとく、IOBUSは多重化されたアドレス/データパスである。"xxx"はリクエスタ名称(cc ※

- ※ u、bsp、urt、tmr、int)を示す3個の文字コードである。
 - *システム I OBUS 信号定義

[0080]

【表28】

*システムIOBUS信号定義

IOBus信号名	サイズ	方 向	コメント
IOBus[31:0]	32	両方向	32ビット両方向及びマルチプレク スされたアドレス及びデータバス
IOB_rd_1	1	入力/出力	アクチプロー。マスタ出力。スレープ入力。
IOB_wr_1	1	入力/出力	アクチプロー。マスタ出力。スレープ入力。
IOB_ready_1	1	入力/出力	アクチプロー。データが (スレーブ モードで) 読出有効時マスタを確認。 マスタ入力、スレーブ出力。
IOB cs xxx_1	1	入力	装置選択、アクチブロー。アドレス がラッチされてからリクエストを処 理するために使用。
IOB_ale_1	1	入力	アクチプロー、アドレスが安定的な 時を特定。アービタ出力、マスタ/ スレープ入力。
IOB_req_xxx_1	1	出力	アクチブロー、IOBusを制御しマス タになるためにリクエスト。
IOB_tsize[1:0]	1	入力/出力	伝送サイズ=4/8112116バイト。マスタ出力、スレープ入力。
IOB_grant_xxx_	2	入力	IOBusアービタからIOBusグラント、 このリクエスト装置がIOBusのマス タになるようにする。アクチブロー
Reset	1	入力	アクチプロー、システムリセット
CIk40M	1	入力	4 0 M H z パスクロック

【0081】3.3 ロジック定義

IOBUS仲裁制御ユニットは、図25の図示のとおり 30 である。

3. 4 IOBUSタイミング

ペックを記述したことである。

IOBUS読出タイミング(伝送サイズ=1 ワード (4バイト))は、図26の図示のとおりであり、IOBUS記入タイミング(伝送サイズ=1 ワード(4バイト))は、図27の図示のとおりであり、IOBUS読出タイミング(伝送サイズ=4 ワード(16バイト))は、図28の図示のとおりであり、IOBUS記入タイミング(伝送サイズ=4 ワード(16バイト))は、図29の図示のとおりである。

【0082】第 4 章 FBUS説明 本章は、ハードウェアデザイナー側面で、FBUSのス

4.1 概要

メモリコントローラー、PCI、カストマ注文型半導体 及びキャッシュサブシステムは、非多重化されたアドレ ス及びデータパスラインを通し、システムパス"FBU S"とイオンターフェースする。1つの中央FBUS仲 裁制御ロジックはリクエストを監視し、優先順位体系を 使用して承認を発生する。パスマスタ(アドレス及びデ 50

ータソース)は、常にパスリクエストを表示し、承認を 待つ。正常状態において、承認はバスをペンディングす るリクエストがさらに他のマスタ/スレープにより使用 されない同一なサイクルで発生する(すべての承認は結 合的に発生される)。一応マスタがバス承認を受信する と、アドレス/データ/制御ラインは、次のサイクルに 送られる。"データ準備"信号は、常に次のサイクルラ ッチを始めたことを受信器に知らせるために、実質的な データを処理する。バス帯域幅を最大に使用するため に、4個の連続的なリクエストはパイプライン 折り返 し(back to back)方式で受信/伝送され、4個のリクエ ストを提供するために"リクエストFIFO"を必要と する。メモリコントローラーは、4個のディープ(deep) リクエストFIFOと、2個のディープデータFIFO を有する。このようなプロトコル特性によって、"AF __FULL"と "DF__FULL" 信号を必要とする。 これらはそれぞれアドレスFIFOフールとデータFI FOフールを示す。FBUSは承認カウント及びリクエ ストサイズパスを使用し、8、16及び32パイトのデ ータ伝送を支援する。

【0083】それぞれのFBUSユニットは、バスをリクエストするための制御ロジックを有する。このロジッ

クは応用(メモリ/PCI/キャッシュ等)によって、ユニット毎に異なる。しかし、実際のパス仲裁ユニットは各ユニットに対し同一であり、すべてのサブモジュールで重複される。このユニットは、外部パスマスタ/スレーブと内部ユニットロジック間の媒体として作用する。例えば、メモリコントローラーの場合、一応CASが活性化されると、メモリコントローラーは、FBUSを使用する必要があることを表わす内部信号を通して、内部リクエストをFBUS仲裁ロジックに表示する。このリクエストに応信し、FBUSコントローラーは、メ 10モリコントローラーに対して外部のシステムにリクエストを表示し、承認を待つ。一応承認が受信されると、アドレス/データ制御は、応信の第1番目のエントリーとメモリコントローラーのデータFIFOから伝送される。

【0084】メモリコントローラーに対するシステムリクエストサイズは、1バイトから最大32ビットサイズまでできる。32バイト以上のリクエストサイズの場 *

* 合、ソース/リクエスタはFBUSサイズビットを使用 し、多数個のリクエストを初期化する。これはSDRA Mメモリバス(1または2個の(三星 SDRAM 1M*16) の 限界に因ることである。SDRAMは残りのシステムに より要求される完全な32パイトを実現するために、8 個のラップ(wrap)の長さに対してプログラムされる。3 2パイト以下のリクエストの場合、32パイトのすべて がSDRAMからフェッチされるが、所望の数のパイト のみが目的地に伝送される。また、10個のピットリク エスタ I Dバスは、"チップ選択"信号(アドレス/デ ータと同一なサイクル)で有効化される。すべてのFB USノードは、3ピットの"目的地ID"をFBUSア ーピタに発生する。この3ピットはリクエストと共に有 効化され、リクエストの目的地を表わす。目的地IDビ ット [1:0] は、下記のように入力されるリクエスタ I Dからデコーディングされる。

[0085]

1	リクエスタID[9:6]	ソース	目的地 I D [1:0]
(0 0 0 0	予約	N/A
(0001	ARM7	N/A
(0010	FU	N/A
(0011	LSU	N/A
(0 1 0 0	CCU	0 0
(0 1 0 1	ASIC	1 1
(0 1 1 0	MEM	0 1
(111	PCI	1 0
1	lxxx	予約	

目的地IDビット [2] は、読出/記入リクエストステータスを表わすことに使用される。これはFBUSがア 30ドレスリクエスト (読出)と、アドレス/データリクエスト (記入)間を区別することを助けてやる。正常状態で、承認カウントビット"grCNT [1:0]"は、リクエスターがバスを必要とするFBUSサイクル数を示す。折り返しリクエストに対し、リクエストはバスマスタにリクエストの長さを知らせる。FBUSマスタコントローラーは2個の承認カウントビットによって承認を表示する。FBUSはポストされた読出を支援するスプリットトランザクションバスである。これはリクエスタがバスをリクエストし、一応承認されると、このFB 40USはアドレスを駆動しトランザクションを終了する。しばらく後で、スレーブ/データソースは目的地IDを※

※使用し、かつ同一なリクエスト112をリクエスタに戻すことによってデータを戻す。このような特性は、パス帯域幅を大幅向上させ、他のマスタがFBUSのさらに迅速な使用を許容する。より詳細なことはタイミング図を参照すること。

4.2 ピン説明

以下、システムFBUSのアドレス、データ及び制御信号を説明する。上述のごとく、FBUSは非多重化されたアドレス/データバスである。 "xxx" はリクエスタ名称(mem、pci、asc、ccu)を表わす3個の文字コードである。

【0086】システムFBUS信号定義 【表29】

システムFBUS信号定義

信号名	サイズ	方向	コメント
Faddr[31:0]	3 2	両方向	別途のアドレスライン上の32ビットアドレスバス
Fdata[63:0]	64	両方向	ダブルポンピングされた 6 4 ビット データバス
Frd_wr_1	1	両方向	"1"==>読出、"0"==>記入
Fxxx cs 1	1	入力。	チップセレクト。アクチブロー
Fdrdy_i	1	両方向	データ準備信号、アクチュアルデータの前に有効な一サイクル。データの確認によりのみ可能である。アクチプロー。
Freq_ID	. 1 0	両方向	データに先立つリクエストID。このような信号は、Fd rdy信号ビット [9:6]>リクエストIDビット [5:0]>トランザクションIDと同一なタイミングを有する。
Fxxx_req_1	1	出力	ソースFbusリクエスト。アクチブロー。
Fxxx_grCNT	2	出力	サイクルグラントが必要でないこと を表わすためにリクエストで有効に するFbusグラントをカウントする。
Fxxx-grant-1	1	入力	中心Arb。ユニットからFbusグラント。アクチブロー。
Fxxx_did	3	出力	Fbus目的地ID。この信号はCSが発生されたことをメインFbusアービタに表わすようにするリクエストのある場合に駆動される。 Fxxx_did[1:0]==目的地ID Fxxx_did[2]==読出/記入状態 (0=>記入、1=>読出)

【表30】

Fxxx_afull	1	出力	アドレスfifoが満たされる。この信 身は、fifoに(n-1)有効エント リーが存在する時確認される。アク チブハイ
Fxxx_dfull	1	出力	データfifoが満たされる。この信号は、fifoに (n-1) 有効エントリーが存在する時確認される。アクチブハイ
f_reset_1	1	入力	アクチプロー同期Fbusリセット
Felk	1	入力	80MH 2パスクロック
Fpr_wr_1	1	入力 .	部分記入表示器。受信器はこの信号を利用し、それぞれの8パイト内にあるパイトのサイズを決定できるようになる。この信号はFreq size[7:0]と共に使用される。
Freq_size	8	両方向	伝送サイズ (<16パイト、32パイト、64パイト、128パイト) *。*RMWのためにデコードテーブル定義が必要である。

【0087】図30は、メモリ読出リクエストFBUS ストFBUSフローを示しているし、図32はマスタ/フローを示したものであり、図31はメモリ記入リクエ 50 スレープ "非メモリ" リクエストFBUSフローを示し

たものであり、図33は中央のFBUS仲裁制御ユニットを示したものである。図34~図36はFBUSタイミング図であり、図34はメモリリクエストFBUSタイミングを示す(8パイトデータ伝送を示しており、16/32/64/128パイトの複数個のデータサイクルが使用される)。図35はメモリ読出リクエストFBUSタイミングを示し(伝送サイズ=8パイト)、図36はメモリ折り返し記入リクエスト(伝送サイズ=32パイト)を示したものである。

【0088】第 5 章 PCIバス

本章は、PCIコアと、内部FBUSとインターフェースするPCIグルー(glue)ロジックスペックを説明したものである。

5. 1 概要

MSP_1E PCIコントローラーは、PCIパスス ペック改正版 2. 1を満足させるために設計されたもの である。より詳細なことはこの標準スペックを参照する こと。PCIユニットは、2個のメインセクション:P. CIコアとFBUS'グルー'ロジックを含む。PCI コアは、主に33MHzのPCIバス速度で動作する外 20 部のPCIデバイスとインターフェースする。FBUS 'グルー'ロジックは、80MHzで動作する三星FB USとインターフェースする。この'グルー'ロジック は、PCIコアとFBUS間をインターフェースする。 速度同期化は、サブブロックの2個のエンドでFIFO を利用して実現できる。三星のPCIコアは、また仮想 的なフレームパッファロジックと、FBUSを通してA RM7とインターフェースすることに必要なすべてのV FBレジスタを含む。このPCIユニットに対し唯一な 特徴は、ホストCPU MSPチップと、MSPチップ からホストCPUへのインタラプト処理である。これに 対してより詳細に説明する。

【0089】5. 1. 1 <u>三星PCIコアプロック図は</u> 図37の図示のとおりである。

5. 2 <u>PCI FBUSインターフェースロジック</u>(図 38参照)

PCIコアのサブプロックは、MSP内部FBUSとSANDマイクロのPCIコアとインターフェースする。アドレスとデータは、2個のエンドでFIFOに貯蔵される。このサブプロックはまた、PCI信号とFBUS 40クロックを同期化させる役割をする。PCIコアロジックは、FBUSマスタ及びスレーブデバイスであることもある。大部のアクセスは、64ビットFBUSを通してローカルSDRAMメモリに向かう。FBUSプロトコルの説明のためには、FBUS章を参照すること。PCIFBUS制御ロジックは、また仮想フレームバッファレジスタと制御とを含む。このレジスタはFBUSを通してARM7によりプログラムされる。ブロック図を参照すること。

5. 3 PCI VFBロジック

図39はVFBプロック図であり、図40はVFBレジスタである。

5. 4 PCIコアロジック

MSP PCIコアは、PCI2. 1スペックを完全に 満足する。追加事項はインタラプトとソフトウェアMS Pリセットの為に付加されたレジスタ数である。 RM7にあるソフトウェア、MSP制御レジスタのMS P(bit < 3>) からPCI ホストインタラプトリク エストをセットすることによって、ホストCPUをイン タラプトすることができる。これはPCIバス(INT A#) にあるインタラプトピンをセットすることによっ て、PCIコアロジックがホストCPUをインタラプト するようにする。以降、ホストCPUは、MSP制御レ ジスタのPCIホストインタラプト認知(bit<4 >)を通してインタラプトを認知する。これはインタラ プトラインがイ非活性状態となるようにする。MSP PCIコアはまた基本的に、ARM7に対するインタラ プトであるホストCPUからのインタラプトを受け取る ことができる。PCIスペックが任意のインタラプト入 カピンを支援しないので、MSP制御レジスタにある、 ホストからのMSPインタラプトリクエスト(bitく 2>)がこの機能を提供することに使用される。ホスト CPUは、ARM7に対するインタラプトを表わすため にこのピットを設定することができる。次に、一応ホス トインタラプトを認知すると、ARM7はこのレジスタ をクリアーさせる。図41のプロック図を参照するこ と。図41に対して、PCI空間でないMSP領域にマ ッピングされた3個のレジスタが必要である。実質的な PCIコアに対する細部的な情報のためには、PCI 2. 1スペックを参照すること。

【0090】第6章 メモリコントローラー

6. 1 本章は、ハードウェアとソフトウェアデザイナー側面で、メモリコントローラーの仕様を説明したものである。

6.2 概要

MSPメモリコントローラーはいく特徴を有し、費用と性能に対するトレードオフのためのプログラム可能性レベルを有する。メモリコントローラーは80MHzで動作するメインシステムパス"FBUS"とDRAMチップとインターフェースする。80MHzクロック周波数を実現するために、初期の設計段階で同期DRAMが使用される。結局、メモリサブシステムは、標準高速ページDRAM、拡張されたデータ出力(EDO)DRAMと同期DRAMとを支援する。メモリバンクサイズは、インターリーブ可能な2個の外部パンクに制限される。初期の同期DRAMメモリコントローラーは、DRAMを動作させることに必要な最小限の特徴を有する。次は基本的な第1パスメモリコントローラーの特徴を示している。

50 *三星の同期DRAM支援

- *2個のSDRAMチップを使用した1つのメモリパンク(1M×16)
- *Cas-Before-Ras (CBR) リフレッシュ支援
- * 読出一修正一記入 (Read-Modify-Write) 動作を初期化する部分的な記入支援
- *内部のバンクインターリープ支援 (MA [11] を通したピンポン)
- *80MHzメモリとプロセッサパス(1:1)周波数マッチ
- *プログラマブルリフレッシュ率
- *システムパスを効率的に使用するためのアドレスとデータキューイング
- *マニュアル"2個バンクプリチャージ"支援

MSPメモリコントローラーは、2個のメインサブ構成要素:データコントローラーとアドレスコントローラーとを有する。データコントローラーは、DRAMから読み出されたデータを貯蔵し、プロセッサバスからデータを配入するための読出及び記入データキューを有する。データコントローラーはまた、バイト記入のためのRM 20 Wロジックを含む。データコントローラーに対するすべての制御は、アドレスコントローラーから発生する。アドレスコントローラーは、リクエストキュー、応信IDキュー、メモリアクセスデコーディングロジック、ページ比較器ロジック、RAS/CAS状態マシン、リフレッシュ状態マシンと、データコントローラーにより使用される必要なすべての制御信号を有する。SDRAMメモリクロックは、システムクロックと同一である。SDRAMは前記1セットの各制御信号を受信する。

【0091】6.2.1 <u>メモリコントローラーブロッ</u>ク図は図42の図示のとおりである。

- 6. 2. 2 <u>メモリコントローラーフロー</u>は、図43の 図示のとおりである。
- 6. 3 <u>アドレスコントローラー(AC)</u>

メモリコントローラーでアドレスコントローラーセクションは、データコントローラーを管理することだけでなく、すべてのDRAM制御を発生させる役割をする。MSPメモリコントローラーのこのセクションは、またFBUSインターフェースのアドレスと制御経路を担当する。次のプロック図は、アドレスコントローラーユニッ 40トの多数個のサブーセクションを示す。

- 6.3.1 <u>アドレスコントローラープロック図</u>は図 4 4 の図示のとおりである。
- 6.3.2 <u>メモリコントローラーリクエストFIFO</u> MSPメモリコントローラーは、実質的なメモリコント*

0 1 0

100

1 1 0

*ローラー状態マシンへのディスパッチ(dispatch)のための、FBUSアドレスと制御情報とを貯蔵する4個のディープリクエストFIFOを有する。リクエストFIFOのそれぞれのエントリーは、特定エントリーが有効であることを表わす"有効"ビットを有する。メモリコントローラー状態マシンは、常にENTRY_0のFIFOにある最下位エントリーを支援する。一応リクエストが提供され、列アドレスストローブ(CAS)が活性化されると、メモリコントローラーはこのエントリーをクリアーさせるために、クリアー信号を表示する。FIFOFULL/EMPTYステータスによって、バレルシフトが有効な内容をエントリーのにシフトさせるために初期化される。MSPメモリコントローラーリクエストFIFOフォーマットは、図45の図示のとおりである。

【0092】6.3.3 <u>メモリコントローラーアドレ</u>スデコード/マップ

アドレスデコーディングロジックは、主に11ビットの SDRAM行アドレスMA [10:0] と8ビットの列 アドレスMA [7:0] とを発生させる役割をする。このアドレスラインは、SDRAMアドレス入力 [11:0] へ直接駆動される。メモリアドレスピット [11] は、性能のために内部SDRAMバンクと、改善されたメモリバス使用の間をトグルすることに使用される。このメモリアドレスは、次のことを表わすレジスタを通して与えられるプログラマブルマルチプレクサーを使用して発生される。

- 現在システムキャッシュラインサイズ
- 内部パンクの数
- 30 内部バンクインターリーピング

システムキャッシュラインオフセットは、32バイトキャッシュラインに対して5ビットである。図46は、16MB DRAMのためのFBUSシステムアドレスから発生される提案されたメモリアドレスフォーマットを示している。この多重化されたメモリアドレスは、メモリコントローラー状態マシンによって指示されるRASとCASストローブとを有する、1つのサイクルに対して有効である。MCUは読出一修正一記入動作を指示せず、8パイト記入を遂行することができる。しかし、FBUSアドレスのbit[2]は常にアドレスのみをスタートするために、ゼロである。このビットは下記のようにスターティングアドレスを表わす3個ビットの中の1つである、SDRAMアドレスのbit[0]にマッピングされる。

Faddr [4:2] 000 記入シーケンス (WRAP=8)

0 - 1 - 2 - 3 - 4 - 5 - 6 - 7

0 2 4 5 6 7 0 1

2-3-4-5-6-7-0-14-5-6-7-0-1-2-3

6-7-0-1-2-3-4-5

これらは全部偶数のスターティングアドレスであり、M CUによって支援されるシーケンスである。すべての読出動作は32パイトを仮定し、スタートアドレスは(000)=rna[2:0]=Faddr[4:2]である。

【0093】6.3.4 <u>メモリコントローラー状態マシン</u>

MSPメモリコントローラーは、1つのマスタコントローラー状態マシンを有する。この状態マシンは、SDR AM制御信号のためのすべてのタイミング(RAS/C 10 AS/WE/CS/DQM)を発生させる役割を担う。状態マシンは、常にエントリー0にある有効エントリーのために、リクエストFIFOをモニタする。一応、有効ビットが検出されると、状態マシンはSDRAMシーケンス開始をキックオフする。また、RASプリチャージが必要であるか否かを判断するために、ページ比較器からPage_hit信号をモニタする。RASプロチャージは、現在のアクチブ/開放バンク上で遂行される。マニュアルプリチャージシーケンスは、ゼロの状態*

*を活性化させるために、CS、RAS、WEとMA「1 1] を表示することを含む。内部パンク選択ビットMA [11] は、プリチャージするためのバンクを選択する ことに使用される。読出の場合:プリチャージコマンド は、データ衝突を避けるために、データがSDRAMか ら受信されてから表示される。記入の場合、プリチャー ジは最後のビットのデータがメモリに記入されてから発 行される。一応プリチャージコマンドが完了されると、 特定パンクは次のメモリ動作のためにアイドル(idle)状 態となる。SDRAMスペックによると、プリチャージ コマンドは、tRAS(min) (ここでは60ns) が満 足されてから何時でも発生できる。しかし、現在4のラ ップ(wrap)の長さによって、メモリコントローラー状態 マシンは、データがメモリに読出/記入されてからプリ チャージコマンドを発生させる。次は、MSPメモリコ ントローラーと共に使用されるSDRAMパラメータを 示す。

【0094】

SDRAMパラメータ

DRAM	tRAS	tRRD	tCCD	tRCD	tCAC	tRP
80MHz (12.5ns) -10Part	6Cycles =75ns	2cycles	1 cycle	2cycles	3cycles CAS Laten.	3cycles
83MHz (12ns) -12Part	6cycles	2cycles	1 cycle	2cycles	3cycles CAS Laten.	3cycles

【0095】* t R A S は、同期 D R A M の 60 n s 列 アクセスタイムを実現させるために、5 サイクルで使用 され得る。メモリコントローラータイミング図を参照すること。

6.3.4.1 <u>状態マシンダイアグラム</u> 図47はSDRAMメモリコントローラーRAS/CA S状態マシンダイアグラムを示す。

6. 4 メモリコントローラーリフレッシュ

同期DRAMは、それぞれの貯蔵セルにあるデータを維 40 持するために毎32

ms (15.6 us) 毎にリフレッシュされる必要がある。同期DRAMはまた、2個モードのリフレッシュ: 自動リフレッシュとセルフリフレッシュとを支援する。 【0096】6.4.1 <u>SDRAM自動リフレッシュ</u> 標準の自動リフレッシュ を使用し、2個の内部バンなが

【0096】6. 4. 1 <u>SDRAM目動リフレッシュ</u> 標準の自動リフレッシュを使用し、2個の内部パンクが 内部カウンタにより交番的にリフレッシュされる。行(r ow)の数が4096であるので、自動リフレッシュはD RAM全体をリフレッシュするために、2048自動リ フレッシュサイクルを必要とする。自動リフレッシュコ 50

マンドは、CKEとWEがハイで、CS、RAS&CA Sがローであることを表示することにより発生される。 このコマンドは、2個のパンクがアイドル状態にある場 合のみに表示される。自動リフレッシュを終了すること に必要な時間は、

t R C (min)/サイクル時間=100 n s (spec)/12.5ns=8 サイクル (80MHz)

6. 4. 2 SDRAMセルフリフレッシュ

セルフリフレッシュは、三星のSDRAMに使用されるさらに別のモードである。これは一般的にデータ維持及び低電力動作のために好ましいリフレッシュモードである。ここでSDRAMは、内部クロックとCKEを除いたすべての入力パッファをディスエーブルさせる。CS、RAS、CASとCKEがローでWEがハイの場合、セルフリフレッシュモードに入る。セルフリフレッシュモードは、SDRAMクロックのシュッティングとCKE信号を用いた再試みを要求するので、MSPメモリコントローラーは、このリフレッシュモードを使用しない。

6. 4. 3 マニュアルリフレッシュ

このリフレッシュモードは、状態マシン/カウンタ設計を要求する。カウンタは15.6 us毎にタイムアウトされ、メモリコントローラーロジックでリフレッシュストローブを表示する。次に、メモリコントローラーは、現在のリフレッシュを終了し、すぐSDRAMリフレッシュサイクルを初期化させる。このサイクルは、アイドル状態における制限を持たず、全く自動リフレッシュサイクルと類似している。

【0097】6.5 データコントローラー (DC) メモリコントローラーでデータコントローラーセクションは、主にプロセッサからデータを記入するか、またはSDRAMからデータを読み出すためのデータキューとして提供される。このコントローラーはまた、すべての部分的な記入時 (バイト記入) のための記入併合ロジックを有する。部分的な記入はまず、DRAM読出をキックオフした後データを併合し、最後に完全に修正されたワードをメモリに更に記入する。従って、部分的な記入シーケンス次の任意のリクエストは性能ヒットを取らなければならない。

6.5.1 データコントローラープロック図は図48 の図示のとおりである。

【0098】6.6 <u>ピン説明</u> このコントローラーは、次のパッケージピンを提供する。

*RAS_I:出カピン(アクチブロー)。これはMA [11:0] からの行アドレスを、選択されたDRAM パンクの内部行アドレスパッファにラッチするための行アドレスストローブである。

*CAS_I:出カピン(アクチプロー)。これはMA 30 [11:0] からの列アドレスを、選択されたDRAM パンクの内部列アドレスパッファにラッチするための、列アドレスストロープである。

*WE__I:出カピン(記入時アクチプロー)。 DRA Mの記入イネープル入カピンを駆動するためのものであ

***MA**[11:0]:出カピン。DRAMに対する**多**重 化された行及び列アドレス信号。

*DQM:出カピン。クロック及び出力をマスクした 後、SDRAMデータ出力をハイインピーダンスにす る。(このピンは同期DRAMインターフェースに対し てのみ使用する。)

*CS_I:出カピン(アクチブロー)。選択されたS DRAM動作のためにディスエーブルまたはイネーブル される。(このピンは同期DRAMインターフェースに 対してのみ使用する。)

*CLK:出カピン。これは同期DRAMに対するクロック出カピンであって、SDRAMのみで使用され、MSPのシステムクロックと同じ位相を有する。

【0099】6.7 メモリコントローラータイミング 50

図は、図49から図51の図示のとおりである。図49 に関連した事項は下記のとおりである。

- -三星のSDRAMに仮定
- -80MHzで動作するメモリとシステム。
- -1個または2個の外部SDRAM(1M×16)。
- -メモリからラインをフェッチするための4/8プログラマブルラップの長さ。
- -tRCD=3.
- -tCAS=3.
- 0 -内部遅延=2クロック。

-メモリ待ち時間=8サイクル (8×12.5=100 ns)

ーメモリからのシステムデータは、仲裁 (読出データ) のために 2 個サイクルほど遅延する。

【0100】6.8 プログラマブルモデル プログラマー側面で、メモリコントローラーに関連した 制御レジスタは、下記のとおりである。

6. 8. 1 SDRAMリセットレジスタ (R/W) このレジスタは、それぞれのシステムリセット後でリセットされる。これはSDRAMパワーオンシーケンスを始めるreset_sdram信号を伝達する1ビットレジスタである。システムリセット時にこのレジスタは1に設定される。SDRAMを動作させるために、ソフトウェアによりこのレジスタをクリアーさせなければならない。bit0はシステムリセットで設定され、SDRAMを動作させるためにクリアーされる。

プログラミングアドレス:

Faddr [31:20] = 12' h 0 1 0 Faddr [3:0] = 4' b 1 0 1 1

6. 8. 2 <u>SDRAMパーストタイプレジスタ (R/</u>W)

このレジスタは、SDRAMバーストタイプをプログラムする。これは順次的なバーストタイプに対しゼロにプログラムされる1ビットレジスタである。

プログラミングアドレス:

Faddr [31:20] = 12'h010 Faddr [3:0] = 4'b1010 bit0はシステムリセットとともにリセットされ、S DRAMを動作させるためにクリアーされる。

6.8.3 <u>SDRAMリフレッシュレジスタ (R/</u>W)

このレジスタは、SDRAMリフレッシュ値をプログラムする。これはFBUSを通してプログラムされる12ピットレジスタである。

プログラミングアドレス:

Faddr [31:20] = 12'h010

Faddr [3:0] = 4' b 1 0 0 1

bit11-0はシステムリセットとともにリセットされ、4E0のリフレッシュ値にプログラムされる。

6.8.4 SDRAM RASプリチャージ (tRP)

レジスタ(R/W)

このレジスタはSDRAM RASプリチャージ値をプログラムする。これはFBUSを通してプログラムされる3ピットレジスタである。

プログラミングアドレス:

Faddr [31:20] = 12' h010

Faddr[3:0]=4'b1000

bit2-0はシステムリセットとともにリセットさ

れ、1または2または3にプログラムされる。6.8.5 SDRAM CAS符ち時間(t CAC) レ 10

6. 8. 5 <u>SDRAM CAS得ら時間(LCAC) /</u> ジスタ (R/W)

このレジスタはSDRAM CAS待ち時間をプログラムする。これはFBUSを通してプログラムされる3ビットレジスタである。

プログラミングアドレス:

Faddr [31:20] = 12' h010

Faddr [3:0] = 4' b0011

bit2-0は、システムリセットとともにリセットされ、1または2または3にプログラムされる。

6. 8. 6 <u>SDRAM RAS CAS待ち時間(tR</u> 20 CD) レジスタ (R/W)

このレジスタはSDRAM RCD待ち時間をプログラムする。これはFBUSを通してプログラムされる 3 ビットレジスタである。

プログラミングアドレス:

Faddr [31:20] = 12' h010

Faddr[3:0]=4'b0010

bit2-0は、システムリセットとともにリセットされ、1または2または3にプログラムされる。

6. 8. 7 SDRAM WRAP LENGTHレジスタ (R/W)

このレジスタはデータに対するSDRAMのラップ長さ をプログラムする。これはFBUSを通してプログラム される3ビットレジスタである。

プログラミングアドレス:

Faddr [31:20] = 12' h010

Faddr[3:0]=4'b0001

bit2-0は、システムリセットとともにリセットされ、1、2、4、または8の中にいずれかにプログラムされる。

6. 8. 8 SDRAM NOP TIMEレジスタ (R/W)

このレジスタはパワーオンシーケンスのためのSDRAMONOP時間をプログラムする。これはFBUSを通してプログラムされる16ビットレジスタである。

プログラミングアドレス:

Faddr [31:20] = 12' h010

Faddr[3:0]=4'b0000

bit15-0はシステムリセットとともにリセットさ 64ビットデータパスを有する。(チャンネル $4\rightarrow DA$ れ、クロック周波数によって200usにプログラムさ 50 $C1、チャンネル<math>5\rightarrow DAC2$ 、チャンネル $6\rightarrow ADC$

れる。

【0101】第 7 章 ASICインターフェース 本章ではASICインターフェースユニットの仕様を説 明した。

7.1 概要

ASICインターフェースユニット(図52参照)は、 1つのプログラマブル32ビットDMA、多数個のFI FOと制御プロックを有する。ASICインターフェー スプロックは、80MHzで動作するメインシステムバ ス (FBUS) と、MSP、AD1843 (オーディ オ、電話)、KS0122(ビデオキャプチャ)、KS 0119とVGAをインターフェースするCODECイ ンターフェースプロックをインターフェースする。現在 の仮定は、任意の同期化問題を避けるために、すべての CODECインターフェースとDMAコントローラーを 完全なFBUS速度で動作させることである。カストマ ASICブロックは、3個の主要セクション:FBUS マスタ/スレープインターフェース、MSP8-チャン ネルDMAコントローラーと実際のCODECとを有す る。データはFBUSからCODECに伝達されるか、 またはCODECからFBUSに伝達される。しかし、 アドレスはただDMAコントローラーのみから発生され る。そうすると、このアドレスはFBUSインターフェ ースロジックでマッピングされたFBUSである可能性 もある。他のFBUSノードからのすべての記入は、た だCODECセクションにあるレジスタのみをプログラ ムする。他のすべてのトラヒックでは、サイズ及びID 情報を有する応信を読み出さなければならない。FBU S仕様を参照すること。次は、ASICインターフェー 30 スユニットに対する特徴である。

*32ビット基本DMA機能を支援(各コーデックに対し、8個のチャンネルー-1個のチャンネル)。

*2個の4ディープ×64ビットデータFIFO。

*1個の1ディープ×52ビットリクエストFIFO。

*1個の2ディープ×52ピット応信FIFO。

*FBUSとCODECインターフェースプロックのためのマスタ/スレープを支援。

*動作周波数:80MHzまで。

40

*メモリに対するIO、IOに対するメモリ間のアクセス支援。

*KS0119用に使用されるチャンネル0のための最上位優先順位支援。

*KS0119に対して高性能を実現するために特殊アドレスバス支援。

このカストマインターフェースロジックは、3個の相互に異なるCODECを支援する。

*オーディオ及び電話CODEC (AD1843)。このCODECはDMAコントローラーと通信する両方向64ビットデータバスを有する。(チャンネル4→DAC1 チャンネル5→DAC2 チャンネル6→ADC

左側、チャンネル7→ADC右側)

*ビデオキャプチャCODEC(KS0122)。この CODECは両方向64ビットデータバスを有し、DMA(チャンネル2)に対して $M \rightarrow IO$ 、 $IO \rightarrow M$ リクエストを初期化することができる。

*ビデオ バックエンド(backend) CODEC (KS01 19)。このCODECはメモリコントローラーからデ ータを直接に受信する (チャンネル0)。

【0102】ASICインターフェースプロック

7. 2 直接メモリアクセス (DMA) コントローラー DMAコントローラーは、アドレス発生及び解釈のため に使用されるレジスタを有する。このDMAコントロー ラーは、8個の独立的なチャンネルを有する。各チャン ネルは、現在のアドレスレジスタと停止アドレスレジス タとを有する。開始及び停止アドレスレジスタは、構成 ブロックを通して先にプログラムされる。現在のアドレ スレジスタは、8個のCODECの中のいずれか1つか らDMAリクエストが発生する時ごとにロードされる。 一応、FBUSがアクセスを承認すると、このDMAア ドレスは、現在アドレスが停止アドレスレジスタとマッ 20 チされるまで、サイクルごとに増加する。その時点で、 DMAコントローラーが信号 "EOP (End Of Proces s)"を発生する。この信号はプロセスでインタラプトを 誘発する。8個のすべてのDMAチャンネルは、マルチ プレクサーとアドレス比較プロックを制御する共通の仲 裁ユニットを有する。このDMAコントローラーは、I 〇メモリ、メモリとIO、メモリとメモリ間のアクセス を支援する。CODECがDMAと通信しようとする時 ごとに、CODECはDMA_REQ信号を表示し、D MAからDMA認知信号の"DACK"を待つ。一応、 認知されるとCODECはM-IO信号とデータとを駆 動する。DMAコントローラーは承認されたDACKに よって、適切なチャンネルを選択する。ブロック図を参 照すること。

【0103】7. 3 <u>DMAレジスタ説明</u>

7. 3. 1 現在アドレスレジスタ

各チャンネルは、すべてのアドレスが8パイトに配列されることを要求する、29ピット現在アドレスレジスタ (bits<31:3>)を有する。事実上、このレジスタは29ピットカウンタである。このレジスタはAR 40M7によって読み出され、初期値はFBUSを通してARM7からロードされる。このアドレスはデータ伝送サイズに基づいて増加される。現在アドレスレジスタにあるアドレスは、マルチプレクサーを通してFBUS上のアドレスをロードするために、アドレス発生ブロックに伝送される。現在アドレスレジスタは、アイドル状態ではアドレス値をホールドさせる。

7. 3. 2 停止アドレスレジスタ

各チャンネルは、すべてのアドレスは8バイトに配列されることを要求する、29ビット停止アドレスレジスタ 50

(bits<31:3>) を有する。このレジスタには、FBUSを通してARM7により記入される。この値は、比較ブロックで現在アドレスと比較されることに使用される。もし現在アドレスが停止アドレスと一致すると、DMAコントローラーは、各チャンネルに対して"EOP"信号を発生させる。

7. 3. 3 <u>ステータスレジスタ</u>

このレジスタは、各チャンネルが停止アドレスに到達しか否かを表わす情報を貯蔵する。Bits<7:0>は、どのチャンネルが停止アドレスに到達したかを規定し、ARM7がCCUを通して現在アドレスレジスタを初期化した時にリセットされる。このレジスタはARM7により読み出され、ARM7はこのレジスタを記入することができない。

7. 3. 4 制御レジスタ

このレジスタは、DMAコントローラーの動作に対する 情報を貯蔵する。Bits<7:0>は、どのDMAチ ャンネルが動作のためにイネーブルされたかを規定す る。このピットは当該チャンネルが停止アドレスに到達 する時ごとにリセットされ、ARM7は動作を再開始す るためにこのピットを設定する。任意のチャンネルイネ ープルピットが"O"の場合、DMAは例えCODEC がDMAにDMA_REQを送るとしても、当該COD ECにDMA_ACKを送らない。Bits<19:1 6>は、DMAチャンネルの中のいずれか1対が、ダブ ルーバッファとして動作するために共に連結されている かを規定する。例えば、チャンネル0とチャンネル1が ダブルーバッファとして連結されている場合、チャンネ ル0の現在アドレスが停止アドレスに到達した場合、D MAコントローラーは自動的にチャンネル1を切り換 え、チャンネル1の現在アドレスが停止アドレスに到達 した場合、DMAコントローラーは自動的にチャンネル 0を切り換える。Bit<28:21>は、各チャンネ ルの読出/記入モードに関連した情報を貯蔵する。もし このピットの中の任意のビットがARM7によって

"1"に設定されると、該当チャンネルは読出動作のために使用され、残りのチャンネルは記入動作のために使用される。Bit<31>は、DMAがEOP信号をインタラプトコントローラーに送ったか否かを規定する。もしこのピットが"0"であれば、DMAは任意のチャンネルが停止アドレスに到達しても、EOPを送らな

【0104】7.3.5 <u>マスクレジスタ</u>

制御レジスタにある各ピットは、マスクレジスタにあるマスクピットと連結されている。マスクピットが"0"であれば、制御レジスタにある該当ピットがアップデートされることを防止する。初期には、このレジスタ<31:0>は、FFFFFFFF(hex)に設定される。

7. 3. 6 プログラミング

開始及び停止アドレスは、FBUSを通してARM7に

よりプログラムされる。FBUSマッピング値は下記の とおりである。

 $CCU \rightarrow 0 0 4 0 _ 0 0 0 0 - 0 0 7 F _ F F F F$, $MCU \rightarrow 0080 _ 0000 - 047F _ FFFF$

 $PCI \rightarrow 0800_0000-FFFF_FFFF$.

*アドレスプログラミングにおいて、Address[2 6:0] は表に基づいて設定される。

【0105】DMAレジスタアドレスマップ 【表32】

DMAレジスタアドレスマップ

アドレスオフセット 〈26:0〉(HEX)	ピット#	説 明
4A0_0000	29	現在アドレスレジスタ 0
4A0_0008	29	現在アドレスレジスタ1
4A0_0010	29	現在アドレスレジスタ 2
4A0_0018	29	現在アドレスレジスタ3
4A0_0020	29	現在アドレスレジスタ4
4A0_0028	29	現在アドレスレジスタ 5
4A0_0030	29	現在アドレスレジスタ 6
4A0_0038	29	現在アドレスレジスタ 7
4A0_0040		予約
4A0_0048		予約
4A0_0050	29	停止アドレスレジスタ0
4A0_0058	29	停止アドレスレジスタ1
4A0_0060	2 9	停止アドレスレジスタ2
4A0_0068	29	停止アドレスレジスタ3
4A0_0070	29	停止アドレスレジスタ4
4A0_0078	29	停止アドレスレジスタ 5
4A0_0080	29	停止アドレスレジスタ6
4A0_0088	29	停止アドレスレジスタ7
4A0_0090		予約
4A0_0098		予約
4 A O _ O O A O	3 2	状態レジスタ
4A0_00A8	3 2	制御レジスタ
4A0_00B0	3 2	マスクレジスタ

[0106]

【表33】

ステータスレジスタのエンコーディグ

 ピット#
 説 明

 0
 チャンネル 0 は停止アドレスに到達した。

 1
 チャンネル 1 は停止アドレスに到達した。

 2
 チャンネル 2 は停止アドレスに到達した。

 3
 チャンネル 3 は停止アドレスに到達した。

6 チャンネル6は停止アドレスに到達した。

チャンネル4は停止アドレスに到達した。

チャンネル5は停止アドレスに到達した。

7 チャンネル7は停止アドレスに到達した。

8 予約

9 予約

1.0-31 予約

【0107】制御レジスタのエンコーディング

* *【表34】

制御レジスタのエンコーディング

ピット#	説 明
0	DMA伝送のためのイネーブルチャンネル 0
1	DMA伝送のためのイネーブルチャンネル1
2	DMA伝送のためのイネーブルチャンネル2
3	DMA伝送のためのイネーブルチャンネル3
4	DMA伝送のためのイネーブルチャンネル4
5	DMA伝送のためのイネーブルチャンネル5
6	DMA伝送のためのイネーブルチャンネル 6
7	DMA伝送のためのイネーブルチャンネル7
8	予約
9	予約
15:10	予約
16	チャンネル0及びチャンネル1のためのダブルーパッファ選択
1 7	チャンネル2及びチャンネル3のためのダブルーパッファ選択
18	チャンネル4及びチャンネル5のためのダブルーバッファ選択
19	チャンネル6及びチャンネル7のためのダブルーパッファ選択
20	予約
21	
2 2	「読出のためにチャンネル1が使用される(ピットが*1"の場合)
23	読出のためにチャンネル2が使用される(ピットが 1 の場合)
2 4	読出のためにチャンネル3が使用される(ピットが 'l"の場合)
2 5	読出のためにチャンネル 4 が使用される(ピットが '1"の場合)
26	騰出のためにチャンネル5が使用される(ピットが 'l"の場合)
27.	読出のためにチャンネル6が使用される(ピットが 'l'の場合)
28	読出のためにチャンネル7が使用される(ピットが 'l'の場合)
2 9	予約
30	予約
3 1	DMAインタラプトイネーブル

支援する。実質的には、ARM7がカストマASICユニットを通してCODEC初期化を担当する。 カストマASICユニットは、各CODECに対するリクエスト信号を発生させるためのアドレスデコーダーを有している。カストマASICユニットは、任意のCODECと通信しようとする時ごとに、CODECにリクエスト信号を送り、CODECからの認知信号を待つ。認知信号を受信してから、カストマASICユニットは、データとアドレスとをCODECに送る。ARM7がCC*

* Uを通して、任意のCODECにある構成データを読も うとする場合、カストマASICユニットは、アドレス をCODECに送る。カストマASICユニットは、C ODECからのデータを受信すると、トランザクション IXをCCUに返還する。この時点で、構成データが CCUを通してARM7に伝送される。

【0109】 【表35】

CODEC構成レジスタFBUSアドレスマップ

アドレス (31:0) (HEX)	説 明
04B0_0000 thru 04BF_FFFF	CODEC 0 構成レジスタ
04C0_1000 thru 04C0_1FFF	CODEC1構成レジスタ
04C0_2000 thru 04C0_2FFF	CODEC 2構成レジスタ
04C0_3000 thru 04C0_3FFF	CODEC3構成レジスタ
04C0_4000 thru 04C0_4FFF	CODEC4構成レジスタ
04C0_5000 thru 04C0_5FFF	CODEC 5 構成レジスタ
04C0_6000 thru 04C0_6FFF	CODEC6構成レジスタ
04C0_7000 thru 04C0_7FFF	CODEC7構成レジスタ
04C0_8000 thru 04C0_8FFF	予約
04C0_9000 thru 04C0_9FFF	予約

【0110】図53は、カストマASIC回路網を示したものである。

※【0111】カストマASICユニットに対するI/O ピン定義

4. I/Oピン定義

※ 【表36】

カストマASICユニットに対するI/Oピン定義

ピン名	方向	説明
clki	入力	80MHzシステムクロック入力
f_reset~1	入力	Fbusリセット信号 (ローアクチブ)
Fasc_grant_l	入力	ASFGはまをりのちゃにロニタリチアービタ
Fasc_cs_1	入力	ASICチップセレクト信号 (ローアクチブ)
89_size[7:8]~	入力	6 日日日 6 ディーク 毎端 78 ☆ 73 ☆ 108 = 88 ☆ 20 = 132
BMA_RE89 ~	入力	CODECから出るDMAリクエスト信号
EBBEE_ACK9	入力	CODECから出るCODEC確認信号
ref_full	入力	角されるドリアとで放さるから信息のために使
Fdrdy_1	入出力	実際デデタ以前によるのサイクル間に有効なF
Fdata[63:0]	入出力	F b u sデータ
Faddr[31:0]	入出力	F b u s アドレス
Freq_ID[9:0]	入出力	F b u s リクエストID: [9:6]=>リクエストID、 [5:0]=>伝送ID
Freq_size[7:0]	入出力	Fbusデータ伝送サイズ
Frd_wr_1	入出力	読出/記入表示: "1"=>読出、"0"=>記入
Fpr_wr_1	入出力	部分記入表示(ローアクチブ)
89=BATA[83:8]~	入出力	CODECデータ
Fasc_dfull	出力	ASIGニアンデンタト選行タFIFOフール。(F
Fasc_afull	出力	ASJC Posta存答FIFOフール。(Fb
[1:8]grCNT	出力	サイクと名言とよりの数を表わすようにゅんる黄
Fasc_did[2:0]	出力	ASICユニットからリクエストにFbus
Fasc_rec1_1	出力	から王兄子信号 りむらのリチラブトにFbus
XBBE(31:0]	出力	CODEC様成とおきる夢中で映入でも的Eで
BMA_AEK9~	出力	DMA確認信号(CODECへ進行される)
Crd_wr_1	出力	CODEC構成レジスタアクセスのために説出
E8BES_RE89	出力	CODECリクエスト信号
EOP	出力	動作終了。この信号はインタラプト制御器へ進行とれる。
Ref_addr[31:0]	出力	CHANNELOのためのアドレス (MCUへ
addr_valid	出力	たされるル10アドレス有効信号(MCUへ進
Fmem_grant_1	入力	MCUグラント信号がFbusアーピタから出

【0112】第 8 章 AD1843 CODECインターフェース

8. 1

本章はAD1843 CODECインターフェースに関する説明である。

8.2 概要

AD1843 CODECインターフェースプロック 1843内部と外部の通信において、データビットはStandard による 1843はシリアルパーストMSP DMAモジ CLKの上昇エッジ以降に伝送され、SCLKの下降エットのである。AD 1843はシリアルポートを通してデータ及び制御/ス ンはシリアルインターフェースフレーム同期のためのもテータス情報を送信及び受信する。AD1843は、シ 50 のである。AD1843 CODECインターフェース

リアルインターフェースを担当する4個のピン:SDI、SDO、SCLK、SDFSを有する。SDIピンは、AD1843に対するシリアルデータ入力のためのものであり、SDOピンはAD1843からのシリアルデータ出力のためのものである。SCLKピンはシリアルインターフェースクロックのためのものである。AD1843内部と外部の通信において、データビットはSCLKの上昇エッジ以降に伝送され、SCLKの下降エッジでサンプリングされることを要求する。SDFSピンはシリアルインターフェースフレーム同期のためのものである。AD1843 CODFCインターフェース

は、マスタモードに基づいたものであって、これはSC LKとSDFS信号がAD1843によって発生される ことを意味する。省略時(default)SCLK周波数は、 12.288MHzであり、1つのフレームサイクルは 48KHzである。CODECインターフェースの基本 構造は、DMAに基づいたものである。AD1843イ ンターフェースは、4個の相互に異なるDMAチャンネ ル:DAC1も対するチャンネル4、DAC2に対する チャンネル5、ADC左側に対するチャンネル6、AD C右側に対するチャンネル7を指定する。DMAからま 10 たはDMAへのチャンネル伝送サイズは、 1回当たり 64ピットである。従って、DMAチャンネル4とチャ ンネル5は、2個の相互に異なる32ピットデータ(左 側のための16ビットと右側のための16ビット)を伝 送する。一方、DMAチャンネル6とチャンネル7は、 1回に4個の相互に異なる16ピットデータをCODE CインターフェースからSDRAMに送る。DAC1と DAC2インターフェースは、各チャンネルのフラグビ ットが設定された時、データが有効であることを認識す る。DAC1とDAC2インターフェースは、フラグビ 20 ットをチェッキングしてからDMAを要請する。フラグ ピットがリセットされると、DAC1とDAC2インタ ーフェースは、DMAリクエストを発生させない。フラ グピットの実際の動作は、DMAクロックによって制御 される。DMAプロックはフラグビットがリセットされ ると、DMA認知信号を発生させない。ADC左側及び 右側のFIFOが満ちていなければ、DMAリクエスト*

* は発生されない。ソフトウェアはADCフラグレジスタ をチェックし、データバスを通して残っているデータを 読み出さなければならない。データバスを通してこれら のデータを読出してから、FIFOは空くようになり、 FIFOが満ちるとDMAリクエストを発生させる。A D1843制御レジスタは、制御ワード入力の制御レジ スタアドレスと共に読出/記入リクエストを伝送するこ とによって、読出及び記入される。読出が要請される と、アドレシングされた制御レジスタの内容は、次のフ レームの間に伝送され、記入が要請されると、記入され るデータはAD1843スロット1に伝送されなければ ならない。MSPの性能を向上させるために、プログラ マーはCODECの制御レジスタを読出または記入する 前に、制御フラグレジスタをチェックしなければならな い。制御フラグレジスタのフラグピットが設定される と、CODECレジスタの読出及び記入動作が可能であ る。

【0113】8.3 <u>DMAチャンネル指定</u> DMAチャンネル4DAC1左側、右側 DMAチャンネル5DAC2左側、右側 DMAチャンネル6ADC左側 DMAチャンネル7ADC右側 8.4 <u>DMAに対するデータフォーマット</u> データサイズは64ピットであり、下記のように構成される。

[0114]

	t*ット〈63:48〉	Ľ*ፇ ト〈47:32〉	ピット⟨31:1 6 ⟩	ピット⟨15:0⟩
DMA CH4	DA1 LEFT 2ND	DA1 RIGHT 2ND	DA1 LEFT 1ST	DA1 RIGHT 1ST
DMA CH5	DA2 LEFT 2ND	DA2 RIGHT 2ND	DA2 LEFT 1ST	DA2 RIGHT 1ST
DMA CH6	ADC LEFT 4TH	ADC LEFT 3RD	ADC LEFT 2ND	ADC LEFT 1ST
DMA CH7	ADC RIGHT4TH	ADC RIGHT 3TH	ADC RIGHT2ND	ADC RIGHT 1ST

【0115】8.5 基本アドレス

※04C0__7000 ADCR BASE (右側チャンネ

04C0_4000 DAC1 BASE

40 ル)

04C0_5000 DAC2 BASE

8.6 レジスタマップ

04C0_6000 ADCL BASE (左側チャンネ

[0116]

IL)

※ 【表37】

8. 6 レジスタマップ

アドドを交アセット	説 明	院出または記入
BACL BASETS ABER BASETS	制御レジスタ記入データ入力	w
BACL BASE+2 ABCK BASE+2	制御ワード入力	w
RACI BASETS	制御レジスタデータ出力	R
ABCH BASE‡2	ADCフラグレジスタ	R
ADCL BASE+10	ADC左側第1データ	R
ADCL BASE+12	ADC左側第2データ	R
ADCL BASE+14	ADC左側第3データ	R
ADCL BASE+16	ADC左似第4データ	R
ADCR BASE+10	ADC右側第1データ	R
ADCR BASE+12	ADC右側第2データ	R
ADCR BASE+14	ADC右側第3データ	R
ADCR BASE+16	ADC右側第4データ	R
PACA PASE 28 ABCK PASE 28	制御フラグレジスタ	R

[0117]

- 8. 7 レジスタ定義
- 8. 7. 1 制御レジスタ記入データ入力

1514131211109876543210d15d14d13d12d11d10d9d8d7d6d5d4d3d2d1d0最上位ピット(MSB)は、伝送された最初のデータ入カピットである。

8. 7. 2 制御ワード入力

15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 r/w ia4 ia3 ia2 ia1 ia0

r/w 競出/記入リクエスト。制御レジスタからの競出または制御レジスタへの記入がフレームごとに発生される。"1"に設定したことは、制御レジスタ競出を示す反面、このピットを"0"にリセットさせることは、制御レジスタ記入を示す。

ia4:0 読出または記入のための制御アドレスレジスタ

8. 7. 3 制御レジスタデータ出力

15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 d15 d14 d13 d12 d11 d10 d9 d8 d7 d6 d5 d3 d3 d2 d1 d0 以前フレームでアドッレシングされた制御レジスタの内容

8. 7. 4 ADCフラグレジスタ

15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 r4v r3v r2v r1v 14v 13v 12v 11v

r4v-r1v 有効ADC右側データがパッファにある。パッファにあるどのデータが有効であるかを指示する。

14v-11v 有効ADC左側データがパッファにある。パッファにあるどのデータが有効であるかを指示する。

8. 7. 5 <u>ADC左側の第1番目のデータ</u>

15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 d15 d14 d13 d12 d11 d10 d9 d8 d7 d6 d5 d3 d3 d2 d1 d0

109

バッファにあるADC左側の第1番目のデータ

8. 7. 6 <u>ADC左側の第2番目のデータ</u>

15 14 13 12 11 10 d15 d14 d13 d12 d11 d10 d9 d8 d7 d6 d5 d3 d3 d2 d1 d0 パッファにあるADC左側の第2番目のデータ

8. 7. 7 ADC左側の第3番目のデータ

12 11 10 15 14 13 9 8 d15 d14 d13 d12 d11 d10 d9 d8 d7 d6 d5 d3 d3 d2 d1 d0 バッファにあるADC左側の第3番目のデータ

8. 7. 8 <u>ADC左側の第4番目のデータ</u>

12 11 10 15 14 13 5 d15 d14 d13 d12 d11 d10 d9 d8 d7 d6 d5 d3 d3 d2 d1 d0 パッファにあるADC左側の第4番目のデータ

8. 7. 9 制御フラグレジスタ

15 14 13 12 11 10

wfl rfl

w f 1 制御レジスタ記入フラグ。設定されるとCODECは制御レジス タデータを受信する準備をする。

制御レジスタ読出フラグ。設定されるとCODECは制御レジス タデータを伝送する準備をする。

【0118】第 9 章 ビデオコーデック

9.1 概要

ビデオコーデックロジックは、評価(evaluation)ポード 上のKS0119とKS0122チップに対しインター フェースし、MSPチップにあるDMAモジュールに対 してインターフェースする。KS0119CODECは 30 - KS0119及びKS0122チップ構成レジスタを またスクリーンリフレッシュ動作を提供する。この動作 のために、MCUモジュールに対する直接的なデータ経 路は、図54のように具現される。

* 9. 2 上位モジュール定義

上位のモジュールは、図55でのような3個のサブモジ ュールを有する。

- KS0119スクリーンリフレッシュモジュール
- -KS0122ビデオデータキャプチャモジュール
- アクセスする、3-ワイヤーシリアルホストインターフ ェースとモジュール。

9. 3 <u>DMAチャンネル指定</u>

DMA	CH0	KS0119CODEC
DMA	CH1	予約
DMA	CH2	KS0122CODEC
DMA	CH3	予約
DMA	CH4	AD1843オーディオCODEC
DMA	CH5	AD1843オーディオCODEC
DMA	CH6	AD1843オーディオCODEC
DMA	CH7	AD1843オーディオCODEC
DMA	CH8	予約
DMA	CH9	予約

9. 4. 3-ワイヤーホストインターフェースモジュ

このモジュールは、チップ内部のすべてのレジスタが、 シリアルインターフェースを通してアクセスされるKS 0119とKS0122チップに対してインターフェー ルは、これらのチップに通信プロトコルの機能を支援 し、KS0119とKS0122インターフェースロジ ックのためのレジスタを含む。図3を参照すること。

9. 5 <u>EPROMインターフェース</u>

KS0119 IOピンは、システムがリセットされた

スする。3ワイヤーシリアルインターフェースモジュー 50 後、直ちにプログラムデータをロードすることに使用さ

れ、MSP-1EXプート初期化の一部の、外部EPR OMに対するインターフェースとして使用される。より 詳細なことはピン指定を参照すること。EPROMはC 0 000HからDF FFFHまでのアドレスでマッピ ングされたメモリである。

9. 6 KS0119レジス夕説明

KS0119は04B0 0000と同一な基本アドレ*

KS0119レジスタアドレスマップ

*スCODEC_REQ0を有し、これは04BF FF FFまで拡張される。

9. 6. 1 KS0119レジスタアドレスマップ KS0119レジスタアドレスマップ

【0119】 【表38】

オフセット (HEX)	レジスタ名
0	フレームサイズレジスタ
1	I D
2	制御/DATA パイト
3	IDEX/DATA0
4	DATA1
5	DATA2
6	DATA3
7	ステータスレジスタ
8	説出DATAシリアルインターフェース
9	読出PROMデータ
A	ロジック制御レジスタ
В	HS、VS極性(Polarity)
С	HSオフセット
D	VSオフセット

【0120】9.6.2 <u>フレームサイズレジスタ</u> このレジスタは、図57の図示のとおり、CODECチップに伝送されるフレームサイズを制御し、最小フレームの長さは、3パイトである。

9. 6. 3 チップ I D レジスタ

このレジスタはCODECチップID値を貯蔵するが、 KS0119記入に対しては03H、KS0119読出 のためには83Hを貯蔵する。

9. 6. 4 制御/データレジスタ

このレジスタは、次に伝送されるパイトが、レジスタイ 30 ンデックスまたはデータパイトであるという事実を、C ODECチップKS0119に伝える。KS0119に 対し、08Hは次のパイトがインデックスであること を、09Hは次のパイトがデータであることを表わす。

9. 6. 5 <u>インデックス/データ 0 レジスタ</u>

このレジスタは、その以前のパイトに伝送された値によって、CODECチップ構成レジスタに対するインデックス値または、データ0パイトを貯蔵する。プログラミング参照部の通信プロトコルを参照すること。

9. 6. 6 \overline{F} \overline{F}

9. 6. 7 データ2レジスタ

このレジスタは、CODECレジスタIndex+2に 記入されるデータを貯蔵する。

9.6.8 <u>データ3レジスタ</u>

このレジスタは、CODECレジスタIndex+3に配入されるデータを貯蔵する。

9.6.9 KS0119ロジック制御レジスタ

KS0119制御レジスタに対するビット指定は、図5 50 動作は、ロジック制御レジスタにあるビットを設定する

8の図示のとおりである。

9. 6. 10 HS及びVS極性

このレジスタは、水平同期と垂直同期信号の極性を定義する。0値はアクチプローに定義される一方、1値はアクチプハイに定義される。ビット指定は下記のとおりである。

Bit<0>: VS極性

Bit<1>: HS極性

9. 6. 11 HSオフセット

アクチブ信号は、このオフセット値以降に発生され、このオフセット値は00Hに定義される。

9. 6. 12 VSオフセット

アクチブ信号は、このオフセット値以降に発生され、このオフセット値は00Hに定義される。

9. 6. 13 <u>ステータスレジスタ</u>は図59の図示のと おりである。

9. 6. 1 4 <u>読出データシリアルインターフェースレ</u> <u>ジスタ</u>

このレジスタは、読出フラグがビジー(busy)状態から準備(ready)状態への遷移を表してから、シリアルポートからの有効データを貯蔵する。

9. 6. 15 <u>読出PROMデータレジスタ</u> このレジスタはPROMフラグが準備状態の場合、有効 データを貯蔵する。

9. 6. 16 プログラミングレ参照

9. 6. 16. 1 構成及び初期化

ビデオディスプレーハードウェアは、2種類のモードすなわち、VGAオーバーレーモードとVGAエミュレーションモードに動作するように製作される。このモード動作は、ロジック制御レジスタにあるビットを設定する

ことにより制御される。

MSSEL:VGAオーバーレーモードの場合0、VGAエミュレーションモードの場合1。

VGAオーパーレーモードでは、PCシステム上にVGAカードの存在が要求される。

-モニタケーブルは、MSPカードに連結される。

- 支援されるVGA解像度は800×600までである。

ディスプレーパッファは、VGAセッティングと同じサイズであることが要求される。

【0121】ソフトウェアによりVGAフレームバッファで、カラーキー四角領域が満たされるビデオウインドーを設定するために、ビデオデータはMSP SDRA MでVGAフレームバッファにある四角領域と同一サイズと位置の四角領域に記入されなければならない。図60を参照すること。KS0119チップはカラーキーを認識し、VGA入カポートをビデオ入カポートに切り換える。ソフトウェアによりDMAチャンネル0スタートアドレスを、SDRAMビデオ出力バッファ上位の左側に設定し、DMAレコードの長さは、VGAカードに設20定された解像度とビデオデータで使用された画素当りのビット(4:2:2=画素当り16ビット)によって設定される。

9. 6. 16. 2 <u>KS0119に対するシリアルプロトコル3-ワイヤーイ</u> <u>ンターフ</u>

ェース

KS0119チップにある構成レジスタを設定する場合、プロトコルは下記のとおりである。

- -周辺チップに伝送されるためには、最少に 2 個のフレームが必要である。
- -第1番目のフレームは、構成レジスタのインデックス を設定するためのものである。
- -第2番目のフレームは、データ (レジスタの内容) の 銃出または記入のためのものである。

ソフトウェアによりフレームサイズレジスタを適切な長さで設定し、シリアルアクセスピットを1に設定する。 そうすると、フレームサイズレジスタを変更する前、フレームに必要なすべてのバイトをソフトウェアによりロードし、CODECインターフェースロジックは、フレームシリアル化が開始される前、すべてのバイトがロー 40ドされる時まで待つ。第1番目に伝送されるフレーム *

* は、インデックスを設定するためのもので、フレームサイズは3である。図61を参照すること。

【0122】第2番目のフレームは、レジスタを設定するためのもので、フレームサイズは3である。各データバイトの以降、チップはインデックスを1ずつ自動に増加させ、これは複数バイトのデータを4個データバイトまで支援するCODECインターフェースロジックに伝送することによって、連続的なレジスタを設定することを可能にする。読出または記入動作が遂行された場合、

ソフトウェアにより読出動作時に、有効データのためのステータスレジスタの読出及び記入フラグをチェックするか、次のフレームを伝送する前、記入フラグ=準備(ready)であるかをチェックする。次の例は、KS0119データシートを設定する段階を示している。2個のレジスタが連続的なインデックスを有するので、この二パイトは単一フレームにロードされ得る。まず、インデックスは下記のとおり設定されなければならない。

-83H値(フレームサイズ=3、シリアルアクセスビット設定)を有するロードフレームサイズレジスタ(Ad dress= $04B0_0000H$)

- 0 3 値を有するロード I D レジスタ (Address=04B0_0 001H)

-ロードデータ/制御バイト: KS0119に、次のバイトがインデックスであることを知らせる08H値 (Ad dress=04B0_0002H)

-6 H値を有するロードインデックスレジスタ (Addres $s=04B0_0003H$)

シリアルインターフェースは、フレームサイズレジスタにある内容の一致可否を検出しフレーム伝送を開始し、ステータスレジスタにある記入フラグは、ビジー(busy)状態に設定される。次のフレームを伝送する前、ソフトウェアによりステータスレジスタにあるフラグをチェックする。フラグが準備状態であれば、ソフトウェアにより次のフレームのための値をロードすることができる。

9. 7 KS0122レジスタ説明

KS0122は04C0 2000に該当する基本アドレスを有し、これは0420 2FFFまで拡張される。

9. 7. 1 <u>KS0122レジスタアドレスマップ</u> 【0123】

【表39】

9. 7. 1 KS0122 V ジスタアドレスマップ

有苦菜,	レジスタ名
0	フレームサイズレジスタ
1	ID
2	制御/DATAパイト
3	IDEX/DATA0
4	DATA1
5	DATA 2
6	DATA3
7	予約
8	競出DATAシリアルインターフェース
9	予約
A	ロジック制御レジスタ
В	予約
С	予約
D	予約
E	ステータスレジスター

【0124】9.7.2 <u>フレームサイズレジスタ</u> このレジスタは、図62に定義されたように、CODE Cチップに伝送されるフレームサイズを制御し、最小フ レームの長さは3パイトである。

9. 7. 3 チップ I D レジスタ

このレジスタはCODECチップID値を貯蔵するが、 KS0122記入に対しては04H、KS0122読出 20 のためには84Hを貯蔵する。

9. 7. 4 制御/データレジスタ

このレジスタは、次に伝送されるパイトが、レジスタイ ンデックスまたはデータバイトであるとの事実をCOD ECチップKS0122に伝える。KS0122に対 し、00Hは次のパイトがインデックスであることを、 01 Hは次のパイトがデータであることを表わす。

9. 7. 5 <u>インデックス/データ 0 レジスタ</u>

このレジスタは、その以前のバイトに伝送された値によ って、CODECチップ構成レジスタに対するインデッ 30 クス値或いはデータ0パイトを貯蔵する。プログラミン グ参照部の通信プロトコルを参照すること。

9. 7. 6 データ1レジスタ

このレジスタは、CODECレジスタIndex+1に 記入されるデータを貯蔵する。

9. 7. 7 <u>データ2レジスタ</u>

このレジスタは、CODECレジスタIndex+2に 記入されるデータを貯蔵する。

9. 7. 8 データ 3 レジスタ

このレジスタは、CODECレジスタIndex+3に 40 記入されるデータを貯蔵する。

【0125】9. 7. 9 <u>KS0122ロジック制御レ</u> ジスタ

KS0122制御レジスタに対するピット指定は、下記 のとおりである。

bits < 1:0 >

0 0 4:2:2フォーマット

0 1 4:1:1フォーマット

CCIR656フォーマット

9. 7. 10 <u>ステータスレジスタ</u>

ピット<0>:フィールドステータース

0:偶数フィールド

1:奇数フィールド

ピット<1>: VSステータス

0:1から0までのVS

1:0から1までのVS

9. 7. 11 読出データシリアルインターフェースレ

このレジスタは、読出フラグがビジー(busy)状態から準 備(ready)状態への遷移を表してから、シリアルポート からの有効データを貯蔵する。

9. 7. 12 KS0122に対するシリアルプロトコ ル3-ワイヤーインターフェース

KS0122チップにある構成レジスタを設定する場 合、プロトコルは下記のとおりである。

周辺チップに伝送されるためには、最少2個のフレー ムが必要である。

-第1番目のフレームは、構成レジスタのインデックス を設定するためのものである。

-第2番目のフレームは、データ(レジスタの内容)の 読出または記入のためのものである。

【0126】ソフトウェアによりフレームサイズレジス タを適切な長さに設定し、シリアルアクセスピットを1 に設定する。そうすると、フレームサイズレジスタを変 更する前、フレームに必要なすべてのパイトをソフトウ ェアによりロードし、CODECインターフェースロジ ックは、フレームシリアル化が開始される前、すべての バイトがロードされる時まで待つ。第1番目に伝送され るフレームはインデックスを設定するためのもので、フ レームサイズは3である。図63を参照すること。第2 番目のフレームはレジスタを設定するためのもので、フ レームサイズは3である。各データバイトの後、チップ はインデックスを1ずつ自動に増加させ、これは複数バ イトのデータを4個データバイトまで支援するCODE Cインターフェースロジックに伝送することによって、 連続的なレジスタを設定することが可能にする。読出ま

50 たは記入動作が遂行された場合、ソフトウェアにより読

出動作時に、有効データのためのステータスレジスタの **読出及び記入フラグをチェックするか、次のフレームを** 伝送する前、記入フラグ=準備 (ready) であるかをチェ ックする。次の例は、KS0122データシートを設定 する段階を示している。クロマキーバイト0とバイト1 に対する値を設定するために、このレジスタのためのイ ンデックスは、パイト0に対し6AH、パイト1に対し 6 BHである。KS 0 1 2 2 データシートを参照するこ と。2個のレジスタが連続的なインデックスを有するの で、この二パイトは単一フレームにロードされ得る。ま 10 ず、インデックスは下記のとおり設定されなければなら ない。

【0127】-83H値(フレームサイズ=3、シリア ルアクセスピット設定)を有するロードフレームサイズ レジスタ (Address=04B0_0000H)

- 0 3 値を有するロード I Dレジスタ (Address=04B0_0) 001H)

ーロードデータ/制御パイト:KS0122に、次のパ*

* イトがインデックスであることを知らせる08 H値 (Ad dress=04B0_0002H)

- 6 H値を有するロードインデックスレジスタ (Addres $s = 04B0_0003H$

シリアルインターフェースは、フレームサイズレジスタ にある内容の一致可否を検出してフレーム伝送を開始 し、ステータスレジスタにある記入フラグはビジー(bus y) 状態に設定される。次のフレームを伝送する前、ソフ トウェアによりステータスレジスタにあるフラグをチェ ックする。フラグが準備状態であれば、ソフトウェアに より次のフレームのための値をロードすることができ

【0128】第 10 章 ピットストリーム処理器 10.1

本章は、ビデオデータ圧縮及び伸長応用のための主要M SP処理エンジン中の1つのピットストリーム処理器 (BP) を設計するための、機能的な要求条件を説明す る。

10.2 略語

A/Vオーディオ及びビデオ

BPビットストリーム処理器 (MSPプロック)

キャッシュ制御ユニット (MSPプロック) CCU

CIF 29.97Hzで352×288の輝度サンプル解像度を有す

る、共通中間フォーマット

DCT 離散余弦変換

DMA 直接メモリアクセス

DSM デジタル貯蔵メディア

FBUS 速いパス(MSP内部データパス)

プロックグループ GOB

GSTN 一般スイッチテレフォンネットワーク(既に公知されたPST

N)

ハードディスクドライパー HDD

I/F インターフェース

IOBUS 入出力バス (MSP内部周辺バス)

ITU-T-601 29. 97Hz τ 720×480 と、25Hzで720×576のそれぞれのサンプル解 像度を有する、カラーテレビジョン信号のデジタルコー ディング用のテーブル基準(以前はCCIR601とも 呼ばれる)。しかし、ディスプレー解像度は、720× 480または704×480である場合もある。

LSB 最少ピット

LUT ルックアップテーブル

モーション映像専門家(expert)グループ MPEG

MSB 最大有意ピット

MSP 三星マルチメディア信号処理器

QCIF 29. 97Hzで176×144の輝度を

有するQuarter__CIF

RLC RUN_長さ及びレベルコード

SDRAM 同期ダイナミックランダムアクセスメモリ

SIF

0及び、PAL用の25Hzで352×288の輝度解 像度を有する、MPEG-1ビデオテーブル基準用の情 報入力及びフォーマット

TSD 定義される

VLC 可変長さコード

40 V P ベクトルプロセッサ(MSPブロック)

10.3 主要特徵

MPEG-1、MPEG-2、H. 261及びH. 26 3のエンコーディング及びデコーティング応用とスライ ス(またはGOB)層をなして解釈する構文を支援す る。

*実時間でRLC処理を遂行

*MPEG-1、MPEG-2、H. 261及びH. 2 63ビデオ標準にあるすべてのハフマンテーブルを用い て実時間でハフマンコード処理を遂行。

NTSC用29.97Hzで352×24 50 *2個の順方向/逆方向ジグザグスキャン変換方式を支

掇。

- * 7 3 1. 4 M b i t s / s e c (32-bit@40MHz) の最 大伝送レートでインターフェースするIOBUS
- *最大動作クロック周波数は40MHz
- *ハフマンコーデックルック-アップテーブルのための 9.2Kbit ROMを含む。
- *320byte内部SDRAMを含む。
- *先占(pre-emptive)及び協力文脈スイッチングモード を支援
- *制御経路のための目的ゲート計算は、6 K g a t e s 10 + R A M 及び R O M

【0129】10.4 概要

ビットストリーム処理器 (BP) は、4個のMSP内部 周辺装置の中の1つである。これは、ビデオ圧縮及び復 元状態の数ピットストリームを支援するために、ハード ウェア組織プロックである。このような装置は特に、M SP内部のVP及びARM7がこのようなビットの操作 に効率的なアーキテクチャーを有していないので、ビッ ト_レベル処理のために設計された。このようなBP は、731.4Mbits/secの最大伝送速度を有 20 するIOBUSと呼ばれる32ピットパスを通してデー タを送受信する。そしてBPは、独立的な処理装置とし て動作し、ARM7またはVPのソフトウェアにより制 御される。その上、特にBPはスライスまたはGOB及 び、その以下に含まれているすべての情報をエンコーデ ィング及びデコーディングし、そしてCCUから/にデ ータを送受信する。前記のBPはまた、順方向及び逆方 向ジグザグ変換を遂行し、差動DC係数をエンコーディ ング及びデコーディングする。さらに、このようなBP はデコーディングで差動モーションベクトルを使用して 30 モーションベクトルを復元し、2個の特殊なモードすな わち、MPEG-2エンコーディングでデュアル_プラ イムモードと、H. 263エンコーディング及びデコー ディングで予測モードを除いて、エンコーディングでは その反対の動作を遂行する。もし、BPが単純なモード*

*で動作すると仮定すると、BPは一応スライスまたはGOBを処理しつつ始め、BPはスライスまたはGOB処理が完了されてからインタラプトされる。このような動作は、全二重モードがスライスまたはGOBをインタリーブによりエンコーディング及びデコーディングすることにより遂行される。もし、ARM7がBPを他の作業に瞬間的にスイッチングさせることを願うと、BPは現在のスライスまたはGOBが完了される前、BP過程を完了する先占文脈切換モードを支持するようになる。

【0130】図3はBPのプロックダイアグラムを示し たものである。図3の図示のとおり、BPは5個のプロ ックIOBUSインターフェース装置、VLC FIF O装置、VLC LUT ROM、制御状態マシン及びB Pコア装置とを含む。入出力データは、16×32ビッ トラムを含む、IOBUSインターフェース装置により 動作される。これはすべてのデータ移動及びインタラプ ト要求を支援する。 VLC FIFO装置は、データ復 号化動作のために、次のデータワードを準備し、そして データ符号化動作のために、出力データパッキングを遂 行する。VLCルックアップテーブルロムは、すべての ハフマンコードの処理のために、すべての必要な情報を 貯蔵する768×12bitのサイズを有する。制御状 態マシンを設計する時、すべてのエンコーディング及び デコーディングを制御する。BPコア装置は加算器、比 較器、パレルシフター、レジスタファイル及び、128 ×16ビットのRAMを含む小さいプロセッサである。 ピット操作は、前記のコアに有用である。

【0131】10.5 信号定義

BP外部インターフェースに要求される信号は、表45 に示している 文字 "1"の最後にある信号は、アクチブ_ローを示す。テーブル1の "方向" コラムで "B"、 "I" "O"は両方向信号であって、入力信号及び出力信号とをそれぞれ意味する。

【0132】BP信号定義

【表40】

BP信号定義

信号	サイズ	方向	. 説明
10BUS[31:0]	32	В	32-ピット両方向とマルチプレクスされたアドレス及びデータバス。マスタは動作が完了された場合に、トライーステート(tri-state)としての信号を出力する。
IOB_rd-1	1	В	すべての読出/記入伝送のための、マスタの出力でスレープへの入力であるアクチンロー脱出イネーブル。 前記のマスタは動作が完ける出力である。 トライーステート信号を出力する。
IOB_#r_1	1	В	すべての設出/記入伝送のための、マスタの出力でスレーブへの入力であるアクチブロー記入イネーブル、 前記のマスタは動作が完了を出力する。 トライーステート信号を出力する。
IOB_ready_1	1	В	データがスレープモードで有効に統 出される時にマスタを確認するため の、スレープの出力でマスタ の、あるアクチでが完了 があるプは動作が完了 は日子 では多る。 は日子 では多な にあるプは動作が完了 にあるプは動作が完了 にある。 は日子 にある。 は日子 にある。 は日子 にある。 は日子 にある。 は日子 にある。 は日子 にある。 は日子 にある。 は日子 にある。 は日子 にある。 は日子 にある。 は日子 にある。 は日子 にある。 は日子 にある。 は日子 にある。 は日子 にある。 は日子 にある。 は日子 になる。 はてる。 は は
IOB_cs_bsp_1	1	1	一応アドレスがラッチされてからリ クエストを処理するための、アービ タからBPへのアクチプローデバイ スセレクト信号
IOB_ale_1	1	I	マスタ/スレープ動作のための、ア ーピタの出力でBPへの入力である アクチプローアドレスストロープ
IOB_req_bsp_1	1	0	パス読出及び記入伝送のマスタとな るための、BPからアーピタへのア クチプローリクエスト
IOB_tsize[1:0]	2	В	4、8、12及び16パイトの中の いずれか1つと同一な伝送サイズを 表示するための、マスタからスレー ブへ入力されるデータ
IOB_grant_bsp_l	1	ľ	アーピタからBPへのアクチブロー グラント信号
Reset_1	1	I	アクチブローシステムリセット
C1k40M	1	I	40MH 20 ロック
ARM7_IRQ	1	0	ARM7により解除されなければならない。 ちないろにより解除されなければなインタをできる。 というでは、 をはいるでは、 をはいるでは、 はいるでは、 というでも、 というでも、 といると、 といると、 といると、 といると、 といると、 といると、 といると、 とっと、 とっと。 とっと。 とっと。 とっと。 とっと。 とっと。 とっ

【0133】10.6 <u>エンコーディング/出コーティ</u>ング用のデータ流れ図

ここで例えば、代表的なビデオエンコーディング及びデコーディング応用のデータ流れを含む。ここでは、オーディオデータの流れについては詳細に記述しない。

10.6.1 エンコーディングの場合

段階E1:ロー(RAWA/Vデータ入力)

普通の入力ビデオ及びオーディオ信号がサンプリングされ、外部コーデックによりデジタル化され、そして使用者ASICに供給される。しかし、マルチメディアPC環境で、あるVGA制御ボードはまたフレーム捕獲子(grabber)とサウンドキャップチャを含む。従って、ロー(RAW)A/Vデータは、使用者ASICまたはPCIバスインターフェースの中のいずれか1つから伝達される。カストマASICまたはPCIバスは、32BYTESの小さいバッファを含む。このバッファにあるデー50

タはDAM操作を利用したFBUSを通して、外部SDRAMに伝達される。このようなデータ移動は、電源がリセットされてからARM7により初期化される。

段階E2: VPによるプリフィルタリング

まず、VPはVPデータ開始(一般的にスクラッチパッド領域)のSDRAMに貯蔵されたイメージデータをフェッチする。そして、VPはこのような画素を一時的にフィルタリングしてから空間をスケーリングする。プリフィルタリングしてから、映像の解像度は正常的にITU_T_601サイズからCIFまたはQCIFサイズに変換される。このVPは、外部SDRAMに対するプリフィルターされた結果を記録する。

【0134】段階E3: VPによるデータ圧縮 VPは、これに対応する標準に提示された法則によって 圧縮が遂行されるように、さらにVPデータキャッシュ の中にSDRAMのプリフィルターされたデータをフェ

を書き込む。

124

ッチする。正常的にVPは、順方向DCT/順方向適応 量子化、モーション予測、マクロブロックタイプ決定な どを遂行する。このような過程を遂行してから、VPは 更にVPデータキャッシュへ適当なヘッド情報を有する 結果を記録しなければならない。実際的に、このVPデ ータキャッシュ領域は、BP入力パッファとして利用さ れる。パッファの状態を検査するために、フラグ信号が 利用される。

段階E4: ARM7によるBP初期化

実際的にBPが動作される前、ARM7はBPの初期レ 10 ジスタを初期化しなければならない。このような初期化 は、パワーオンリセット信号が印加されてから、128 サイクルの間には遂行されない。特にARM7は、入出 カパッファアドレス及びBP命令レジスタを初期化させ なければならないし、スライスまたはGOB内で符号化 されたマクロプロック数を指定しなければならない。こ のようなレジスタを初期化してから、ARM7はBP過 程を遂行するようにBPイネーブルフラグをセットしな ければならない。

段階E5:BPによりピットストリーム過程 もし、入力2個のパッファの中のいずれか1個がフール (full)の場合、BPはIOE JSを通してデータを読 み込み始める。すなわちBPは、バッファがフールの場 合のみデータが読み込める。そして、BPはジグザグフ ォーマットで8×8プロックデータを変換させる。そし て、その結果は直接にRLC及びハフマン符号化され る。このようなハフマン符号化された結果は、ARM7 データキャッシュまたはSDRAM中の中のいずれか1 つに伝送され得る。BPは、前記のバッファがオーバー フローされないように空いている場合のみ、出力バッフ 30 ァに書き込むべきである。この過程の最後の例を挙げれ ば、処理されたマクロブロック数がARM7により指定 されたマクロプロック数と同一な場合、BPは最後のデ ータのパイト及び位置でARM7とインタラプトするよ うになり、現在スライスまたはGOB過程を終了する。 【0135】段階E6: ARM7によりピットストリ ーム形成とA/Vマルチプレキシング

ARM7はハフマン符号化されたデータ及び構文パラメ ータを結合し、最後のビットストリームを作り、その過 程を反復する。そしてARM7はまた、スライスまたは 40 GOBマルチプレクスオーディオ及びビデオビットスト リームの上部層と操作することができる。この結果は、 ARM7によりSDRAMに書かれる。

段階E7: VPによるネットワークインターフェース (ピデオ会議用選択) ビデオ電話またはビデオ画像 会議の応用のために、前記の段階6まではVPがH. 3 24GSTNビデオ電話用のV. 34モデムまたは、 H. 320 I S D N ビデオ会議端末用の1400系列の インターフェースのようなネットワークインターフェー スがその機能を遂行してきた。

段階E8: 最後のピットストリーム出力 SDRAMに貯蔵された最後のビットストリームは、カ ストマASICまたはPCIの中のいずれか一つに伝送 される。正常的に使用者ASICプロックはネットワー クインターフェースに使用され、そしてPCIパスイン ターフェースは、記録装置(例えば、HDD)データ貯 蔵のために利用される。このデータが移動する時には、 ARM7により初期化されたDMAデータ伝送を利用す

【0136】10.6.2 デコーディングの場合 段階D1: ピットストリームフェッチ マルチメディア環境で圧縮されたピットストリームは、 CD-ROMドライパー、HDD及びネットワークイン ターフェースの中のいずれか一つから供給される。従っ て、このピットストリームは、カストマASICまたは PCIバスの中のいずれか1つとなる。カストマASI CまたはPCIバスの32byteに貯蔵されたデータ は、DMAを利用したSDRAMに伝送される。 段階D2:VPによるネットワークインターフェース

(ビデオ会議用選択) ビデオ会議において、データはまず、VPによりV. 3 4または1400系列のネットワークインターフェース ルーチンが遂行される。VPはSDRAMに対する結果

段階D3: ARM7によりA/Vディマルチプレキシ ング及びヘッダ分析

ARM7はSDRAM内のデータをARM7データキャ **ッシュに移動させ、A/Vビットストリームディマルチ** プレキシングを遂行する。ビデオビットストリームのた めにARM7はまた、すべてのスタートコードを検索 し、そしてスライスGOBが検出するまでヘッダを分析 する。ARM7は復号化されたビットストリーム構文パ ラメータを、ARM7によりSDRMの特別領域に貯蔵 させる。ディマルチプレキシングされたオーディオ及び ビデオビットストリームは、SDRAMにあるレートバ ッファにそれぞれ伝送される。各動作のために、レート バッファのサイズを異にしてもよい。例えば、ビデオ速 度パッファサイズのために、MPEG-1は370Kb itsに、MPEG-2は1.835Mbitsに勧告

【0137】段階D4: ARM7によるBP初期化 この段階の遂行は、ただ符号化されたマクロブロック数 に対してレジスタの初期化を要求しないことを除いて は、以前のサプセクションの段階E4と同様である。す なわち、初期化はパワーオンリセット信号が印加されて から、128サイクルの間に遂行されてはいけない。 段階D5: BPによるピットストリーム過程 特別なスライスまたはGOBのためにBPを初期化させ てから、復元されたデータは2個のバッファに伝送す 50 る。BPはフールフラグの状態を検査するIOBUSを

通してデータを読み込む。BPはもし、入力データがへ ッドワードを含んでいると、構文パラメータを分析す る。もし、BPが続く次のビットをハフマンコードで認 識すると、各ハフマンコード用の最上4サイクル以内に ハフマンデコーディングを遂行する。もし、ハフマンデ コードがDCT AC係数であれば、ハフマンデコード された結果が、64画素成分を表わすデコードされたR LCとなる。再現画素はこれとは反対に、ジグザグに変 換され、そして最後にVPが順方向量子化を遂行するよ うに、2個の出力バッファに伝送される。BPはスライ 10 スまたはGOBでない初期コードを検出してから、この ような過程を遂行し続ける。もし、これが検出されなけ れば、BPは最後に使用されたデータに対して、バイト 及びビットの位置情報を有するARM7とインタラプト させる。そうすると、ARM7は次のスライスまたはG OBスタートコードを検索し、このような過程を繰り返

【0138】段階D6: VPのデータ復元 段階D5の結果を使用し、VPは逆量子化、逆DCT及 びモーションベクトルを利用した映像再現を遂行する。 符号化過程を完了してから、VPはSDRAMの中にそ の結果を貯蔵する。

段階D7: VPの以降の過程

ビデオ及びオーディオデータが、デジタル/アナログ変換器に伝送される前、画素はVPが好ましい出力解像度及びイメージを得るように、前記の過程を遂行する。こ*

) に、 **前記の過程** BP内部レジスタ * のような結果はまた、SDRAMに貯蔵される。

段階D8: ロー(RAW) A/Vデータ出力

最後に、SDRAM内部の再現オーディオ及びビデオデータは、DMAを利用して出力される。さらに、このようなデータ移動はARM7により初期化される。現在のビデオオーバーレー技術は、PCIバスがビデオソースにデータを伝送できるようにし、最後にデータはカストマASICまたはPCIバスの中のいずれか1つに伝送される。

【0139】10.7 <u>プログラミングモデル</u> 10.7.1 <u>B</u>Pベース装置アドレス

BPは次の32ビット基本装置アドレスを有している。 〈MSP_BASE〉〈BP_BASE〉〈Address_Offset〉ここで、〈MSP_BA SE〉はMSPベースPCI装置アドレスにより規定され た5ビットであり、〈BP_BASE〉は7'b 1111100に等しい7 ビットであり、〈Address_Offset〉はBP内部レジスタに 割当てられた20ビットである。従って、全体MSP I/O装置アドレスマップで、BPに割当てられたアド レス範囲は、27'h 7C0_0000から27'h 7CF_FFFFまでであ

10.7.2 内部レジスタ説明 内部レジスタセットは、表に示しており、表のすべての レジスタは、ARM7またはVPにより書かれるか読ま れることができる。

【0140】BP内部レジスタ 【表41】

			· · · · · · · · · · · · · · · · · · ·
在主	レジスタ名	サイズ	説明
0_0000	BP_MODE[31:0]	32	BP処理モードレジスタ
0_0004	BP_CONTROL[31:0]	32	BP制御レジスタ
0_0008	IBUFO_START[31:0]	32	心力ペッファ0のスタートアド
0_000C	IBUFO_END[31:0]	32	入力パッファロの終了アドレス
0_0010	IBUF1_START[31:0]	32	心力パッファ1のスタートアド
0_0014	IBUF1_END[31:0]	32	入力パッファ1の終了アドレス
0_0018	OBUFO_START[31:0]	32	 入力パッファロのスタートアド
0_001C	OBUFO_END[31:0]	32	入力パッファロの終丁アドレス
0_0020	OBUF1_START[31:0]	32	心力パッファ1のスタートアド
0_0024	OBUFI_END[31:0]	32	入力パッファ1の終了アドレス
0_0028	SAVE_ADR[31:0]	32	文脈貯蔵スタートアドレス
0_002C	VALID_BYTE_ADR [31:0]	32	ライン入力または出力ダブルバ ッファで使用される最新データ のパイトアドレス
0_0030	BP_STATUS[0]	1	B PステータスレジスタのLS
0_0031	BP_STATUS[1]		第2 L <u>S</u> B
8_884F	BB_STATUS[39]	Ī	第2MFBタスレジスタのMS
0_0050	BP_STATUS[31:0]	32	BPステータスレジスタ
0_0054	BP INT MASK[15:0] V WB SIZE[7:0] H_MB_SIZE[7:0]	32	BPインタラプトマスクレジス 夕及び、多数のマクロプロック 内の画像垂直及び水平サイズ
0_0058	ARM7_IRQ[0]	1	♠BM7インタラブトリクエス
8_885 2 ~	_	-	未来拡張用に予約される。
8_89\$ P ~	BP_CACHE [Address]	8	BPキャッシュ領域
6-6 14 6	_	_	未来拡張用に予約される。

プと多様な画像レベル情報を定義し、詳細なことはサブ セクション10.8.1で示している。

*BP__CONTROL [31:0] (読み取り書き込み、省略時の値は"32'h 0000_0000") ーこのレジスタは、BP動作のために多様な制御パラメータを含む。ARM7またはVPは、このレジスタにある各フラグをセットし、あるフラグはBPによりセットされる。ビット仕様はサブセクション10.8.2で示している。*IBUF0__START[31:0] (読み取り書き込み、省略時の値なし)ーこのレジスタは、BP入力両10方向パッファの入力パッファ0となるように、初期アドレスをARM7により定義し初期化する。IBUF0__START用の初期化値は常にIBUF0__ENDより

* I B U F 0 __E N D [31:0] (読出専用、省略時の値なし) - このレジスタはB P 入力両方向パッファの入力パッファ 0 で最後のアドレスを定義しており、この内容はセクション10.11に記述されている。

小さく、IBUF0_START [3:0] は4'b0000

と同一である。

* I B U F 1 __S T A R T [31:0] (読み取り書き 20 込み、省略時の値なし) ーこのレジスタはB P 入力ダブルパッファの入力パッファが1となるように、A R M 7 のスタートアドレスを初期化させる。I B U F 1 __S T A R T の初期化値は常に I B U F 1 __E N D より小さく、I B U F 1 __S T A R T [3:0] は4'b0000と同一になる。この内容はセクション10.11に記述されている。

* I B U F 1 __E N D [31:0] (読出専用、省略時の値なし) - このレジスタはB P 入力ダブルバッファの入力バッファ1が1となるように、最後のアドレスを定 30 義する。この内容はセクション10.11に記述されている。

*OBUF0_START [31:0] (読み取り書き込み、省略時の値なし) -このレジスタはBP出カダブルパッファの出カバッファが0となるように、ARM7のスタートアドレスを初期化させる。OBUF0_STARTの初期化値は、OBUF0_ENDより常に小さく、OBUF0_START [3:0] は4'b0000と同一である。この内容はセクション10.11に記述されている。 *OBUF0_END [31:0] (読出 40専用、省略時の値なし) -このレジスタはBP出カダブルバッファの出カバッファが0となるように、最後のアドレスを定義する。この内容なセクション10.11に記述されている。

*OBUF1_START [31:0] (読み取り書き 込み、省略時の値なし) -このレジスタはARM7によ りBP出力ダブルバッファの出力バッファが1となるよ うに、ARM7のスタートアドレスを初期化する。OB UF1_STARTの初期化値は、OBUF1_END より常に小さく、OBUF1_START [3:0] は 50 4'b0000と同一である。この内容はセクション10.1 1に記述されている。

* OBUF1_END [31:0] (読出専用、省略時の値なし) - このレジスタはBP出力ダブルバッファの出力バッファが1となるように、最後のアドレスを定義する。この内容はセクション10.11に記述されている。

*SAVE_ADR [31:0] (読出専用、省略時の値なし) - このレジスタは先占文脈切換モードが要求される場合、BP内部文脈を貯蔵するように、SDRAMの初期アドレスに定義する。関連資料はサブセクション10.12.1を参照する。

【0142】*VALID_BYTE_ADR[31:0](読み取り書き込み、省略時の値なし)-このレジスタはデコーディングで入力ダブルバッファまたは、エンコーディングで出力ダブルバッファの最後の有効データバイト位置を表わす。このレジスタの目的は、ARM7及びBPの間でハンドシェーキングするためのものである。一般に、有効バイトデータの有効ビット位置のために追加的な情報が要求されるが、これはBP_CONTROL[31:0]レジスタ内に含まれている。詳細な内容はセクション10.13にある。

*BP_STATUS [31:0] (読み取り書き込 み、省略時の値は"32'h 0000_0000") - このレジスタ は、BPの多様な内部状態を表わす。最下2パイト(例 えば、BP__STATUS [15:0]) のすべてのビ ット位置は、ARM7_IRQを"1"にセットするこ とができるインタラプト条件である。このレジスタは2 つの方法で接近することができる。ARM7またはVP アドレス27' h7C0_0050を使用する全32-ビットレジス 夕を読取または書込可能である。しかし、一般的にAR M7及びVPは、ピット単位でBP_STATUSレジ スタの内容を書込(またはリセット)することが好まし い。BPはまた、BP_STATUSの各ピット当り2 7'h7C0_0030から27'h7C0_004Fまでの範囲のアドレスを 割当てることによって、この特徴的な内容を支援する。 このようなピット内容は、サブセクション10.8.3 に記述されている。

*BP_INT_MASK [15:0] (読出専用、省略時の値は"16hFFFF") - このレジスタの各ピットは、前記のBP_STATUS [15:0] によるインタラプト条件に対応し、BP_STATUS [15:0] の内部でコーディングされる前の条件を有する論理的な値(and-ed)である。もし1つのマスクピットが

"0"にセットされると、対応インタラプト条件は、無条件的に"0"(例えば、ディスエーブルされる)にセットする。このようなインタラプトに対する詳細な内容は、セクション10.9に記述されている。

* V_MB_SIZE [7:0] (読出専用、省略時の値なし) - このレジスタは符号化または復号化される画

像の垂直サイズを表わす。ここで、この値はマクロプロック数を意味する。例えば、もし垂直サイズが288画素であれば、 $V_MB_SIZE[7:0]=288/16=18$ となる。ARM7はBPエンコーディング及びデコーディング動作をスタートする前に常に設定しなければならない。

【0143】*H_MB_SIZE [7:0] (読出専用、省略時の値なし) -このレジスタは符号化または復号化される画像の水平サイズを表わす。ここで、この値はマクロブロック数を意味する。例えば、もし垂直サイ 10ズが352画素であれば、H_MB_SIZE [7:0] = 352/16=22となる。ARM7はBPエンコーディング及びデコーディング動作をスタートする前に常に設定しなければならない。

ARM7_IRQ[0] (読出専用、省略時の値は "0") -このレジスタは、ARM7にインタラプトを

* 要求するための1 ビットフラグであり、ARM7_IR Q出力ポートに直接連結されている。もしBP_STA TUS [15:0] の任意ピットが"1"にセットされると、このフラグはセットされる。そしてARM7はこのフラグをリセットさせる。

10.8 <u>BP I/Oデータワードフォーマット</u> このセクションでは、BP入出力用命令語データ及びマ クロプロックデータワードフォーマットを含む。

10.8.1 <u>BP_MODEレジスタフォーマット</u> 27' h7CO_0000アドレスの32ビットBP_MODEレジスタは、テーブル25に与えられた下記のフォーマットを有している。すなわち、BP_MODE [31] = P ARAM_SET2 [7] とBP_MODE [0] = S F [0] とを表わす。

【0144】 【表42】

BP_MODEレジスタフォーマット

パイト/ビット	7	6	5	4	3	2	1	0
パイトロ	P	s	Р	Т	_		SI	7
パイト1		PARAM_SET0						
パイト2		PARAM_SET1						
パイト3		PARAM_SET2						

【0145】*standard_format [SF]ー使用されるビデオ標準は、テーブル26に定義さ 30れている。前記のSFは、常にBPがすべてのビデオエンコーディング及びデコーディング応用にイネーブルさ※

※れる前に、ARM7により定義されなければならない。

[0146]

【表43】

SF定義

パイト [2:0]	標準フォーマット
3' ь000	MPEG-1ビデオエンコーディング
3' b001	MPEG-1ビデオデコーディング
3' ьо10	MEPG-2ビデオエンコーディング
3' ь011	MPEG-2ビデオデコーディング
3' b100	H. 261エンコーディング
3' b101	H. 261デコーディング
3' b110	H. 263エンコーディング
3' b11 1	H. 263デコーディング

【0147】*picture_type (PT) -映像コーディングタイプは、テーブル27に定義されている。PT用値00は、MPEG-1、MPEG-2及びH. 263応用のための特殊な場合である。特にD_映像は、たとえMPEG-2に使用されなくても、MPE*

* G-2用の映像タイプに割当てられる。その理由は、M PEG-1 ビットストリームがM PEG-2 ビットストリームのサブセットからである。

132

[0148]

【表44】

PTの定義

パイト0[5:4]	MPEG-1	MPEG-2	H. 261	H. 263
2' b00	D-画像	D-画像	不適合	PB-フレーム
2° b01	イントラー	イントラー	不適合	イントラー
2' b10	予測化	予測化	常に	インター
2' b11	両方向	両方向	不適合	不適合

[0149] *picture_structure

※する。

(PS) -映像構造情報は、表43に定義されている。

[0150]

更に、PS用値00は非論理的であるのでエラーを招来%40

【表45】

PSの定義

ለ 11 0 [7:6]	MPEG-1	MPEG-2	H. 261	H. 263
2' b00	不適合	不適合	不適合	不適合
2' b01	不適合	上位フィールド	不適合	不適合
2' b10	不適合	下位フィールド	不適合	不適合
2' b11	フレーム	フレーム	フレーム	フレーム

【0151】*parameter_set0、1及び2 (PARAM_SET0、PARAM_SET1、PARAM_SET2)ーこのような3パイトは、MPEG-1、MPEG-2及びH. 263に使用される多様なパラメータで定義される。各パ*

* ラメータセット用定義は、表に記述されている。 【0152】 【表46】

134

PARAM_SETOの定義

パイト/ビット	7	6	5	4	3	2	1	0
パイト1	VSF CPM	AS	IVF	CMV AP	FPFD	TFF	ID	P

【0153】*intra_dc_precision (IDP) -MPEG-2に定義された2ピットイントラーdc 精度パラメータは、MPEG-1応用で00にセットされなければならない。

* top_field_first (TFF) ーモーションペクトルエンコーディング及びデコーディングに使用されるMPEG-2用フラグである。

*frame__pred__frame__dct(FPFD)-MPEG-2用フラグは、フレーム__DCT及びフレーム予測が使用されることを表わす。

*cancealment_motion_vectors (CMV) またはadvanced_prediction_mode (AP) -MPEG-2で、このフラグはモーションペクトルが映像間のマクロブロックで使用されることを表わす。H. 263で、このフラグはもし、改良予測モードがONであれば、1にセットされる。そうでない場合は0にセットされる。次の標準のた 40めにこのフラグは0にセットされなければならない。 ※

※*intra_vlc_format(IVF)-MP EG-2用フラグは、映像間のマクロブロックのための VLCテーブル形態を決定する。

*alternate-scan (AS) -MPEG-2用フラグは、符号化及び復号化される係数の順序を決定する。

30 *vertical_size_flag(VSF)またはcontinuous_presence_multipoint(CPM)-MPEG-1及びMPEG-2で、このフラグの映像の垂直サイズが、2800ラインを超過する場合は1にセットされ、そうでなければ0にセットされなければならない。H. 263で、このフラグは、連続的に現在のマルチポイントモードが使用されると1にセットされ、そうでなければ0にセットされる。

[0154]

【表47】

PARAM_SET1及びPARAM_SET2の定義

MPEG-1										
パイト/ピット	7	6	5	4		3	2	1	0	
パイト2	予約 全_					順方向_ f _コード				
パイト3		予律	Ŋ		全_画			方向_ f コード		
				MF	EG-	2				
パイト/ビット	7		6	5	4	3	2	1	0	
パイト2	順方向_垂直_ f _コード					順方向_水平_ f _コード				
パイト3	逆力	向_	垂直	_ f _:	コード	逆方向_水平_ f	_⊐-	- k		

【0155】10. 8. 2 <u>BP_CONTROLレジ</u>

スタフォーマット

【0156】BP_CONTROLレジスタフォーマッ

BP_CONTROL [31:0] レジスタ (アドレス 27' h7C0_0004) のためのピット仕様は、表47で示して*

【表48】

*いる。

BP_CONTROLレジスタフォーマット

拉圖	フラグ名	読出人	1200 明
0	BP_EN	R/W	BP遂行イネーブル
1	SOFT_RESET	R	BPソフトウェアリセット
2	PAUSE	R	BP遂行中断
3	DETECT_START_CODE	R	次のスタートコード検出
4	STEP	R	BPステップモード遂行
5	CTX_SWITCH	R	文脈切換リクエスト
6	CTX_HODE	R	文駅スイッチングモード
7.	CTX_RELOAD	R	文脈再ロードリクエスト
8	ERR_HANDLE_MODE	R	エラー処理モード
9			予約
~ ¹ 1 ⁰ 5	1	- .	予約 .
1 6	NO_MBS[0]	R	現在スライスまたはGOBでエン コーディングされたマクロ プロ
3 1	NO_MBS[15]		コーディングされたマクロ プロ ック数

[0157] *BP_enable (BP_EN) - 2 のフラグがARM7またはVPにより1にセットされる 場合、BPはプロセッシングを遂行する。従って、すべ 40 ての他のレジスタ構造は、このフラグがセットされる前 に完了される。もしBPがプロセッシングを終えると、 このフラグはBPによりクリアーされる。

*software_reset (SOFT_RESE T) ーフラグがARM7またはVPによりセットされる 時、BPは現在の処理を中断し、省略時の状態ですべて の初期レジスタにリターンし、アイドル状態となる。A RAM7はBP_ENフラグをセッティングし、BP過 程をさらに始め得る。BPハードウェアリセット信号は アクチプローである。

*pause (PAUSE) -フラグがARM7または VPにより1にセットされる時、BPは現在の処理動作 を中止する。使用者はBP_ENフラグを設定すること によって、中止動作が実行される。

*detect_start_code (DETECT __START__CODE) -フラグがARM7またはV Pにより1にセットされる時、BPはIBUF0にある データの中から次のスタートコードを探す。従って、使 用者がIBUF0_START及びIBUF0_END のための好ましいアドレスをセットしなければならな い。このような命令語は、もしBPがアイドル状態であ れば、適切に動作する。従って、ARM7はもしBPが 50 アイドルでない場合、この命令を外部に送る前、ソフト

ウェアリセット命令を優先的にBPに送るべきである。 *step(STEP)ーこのフラグがARM7または VPにより1にセットされると、BPは現在動作過程の 一状態を遂行する。これはデバッギングすることに非常 に必要な特徴である。ARM7はこの段階動作がイネー ブルするように中止命令を優先的に送るべきである。

*context_switching_mode(CTX_MODE)-フラグが"1"にCTX_SWITCHをセッティングし、ARM7またはVPにより"1"にセットされる時、BPは先占スイッチングモー 10ドを遂行する。もし、これはCTX_SWITCHが"1"にセッティングされることによって"0"にセットされると、BPは協力文脈スイッチングモードを遂行する。"1"にCTX_SWITCHをセッティングせず、CTX_MODEをセッティングすることはBP処

*context_reload_request(CTX_RELOAD)ーフラグがARM7またはVPにより"1"にセットする時、BPは既にSDRAMに貯20蔵された文脈を更にロードする。そうすると、BPはアドレスSAVE_ADR[31:0]から貯蔵された文脈を読み込む。文脈切換に対する詳細な内容はセクション10.12を参照。

理に影響を及ぼさない。文脈切換の詳細な内容はセクシ

ョン10.12を参照する。

error_handle_mode (ERR_HA NDLE_MODE) - このフラグは、伝送された圧縮

*ビットストリームでエラーが発生した時、BPのエラー 復旧過程を遂行することに利用される。入力ビットスト リームが無効データである場合、BPはARM7をイン タラプトさせ、このフラグの内容をチェックする。この フラグが"1"にセットされる時、BPは自動的に次の スタートコードを探す。もし、スタートコードがスライ スまたはGOBであれば、BPはこの過程を更に遂行す る。このフラグは"0"にセットされる時、BPは次の スタートコードを探せず、アイドル状態で動作する。B PとARM7と間のハンドシェーキングはセクション1 0.13に記述されている。

* $number_of_macroblocks_to_be_encoded(NO_MBS[15:0])$ - color color

10.8.3 <u>BP_STATUSレジスタフォーマッ</u>ト

BP_STATUS [31:0] (アドレス27'h 7C0_0 050)は表54に示されている。

【0158】BP_STATUSレジスタフォーマット 【表49】

BP_STATUSレジスタフォーマット

14 1	フラグ名	marsu /	1 股 明
拉加	7774	離組入	DE 97
0	IBUFO_DONE	W	IBUFO空いている
1	IBUF1_DONE	V	IBUF1空いている。
2	IBUFO_FULL	٧	IBUFの満たされている。
3	IBUF1_FULL	¥	IBUF1満たされている。
4	BP_DONE	. ¥	BP処理完了
5	CTX_SW_DONE	¥	文脈切換準備
6	CTX_RELOAD_DONE	¥	文脈再ロード完了
7			予約
8	BP_ERR	¥	BPエラー条件
~ 1 5	_	_	予約
16	IBUFO_FULL	R/¥	BP入力パッファの演たされてい
1 7	IBUF1_FULL	R/W	BP入力パッファ 1 満たされてい
18	OBUFO_DONE	R/W	BP出力パッファO空いている
19	OBUF1_DONE	R/W	BP出力パッファ1空いている
20	VALID_BIT_POS[2:0]	R/W.	在企業生式独身多分份中的证人保
2 0 2 2			位置像でなどが一多の中のビッド
2 3	_	_	予約
$\sim^2 3^4 1$	BP_ERR_CODE[7:0]	W	BPエラーコード

【0159】*input_buffer_0_done(IBUF0_DONE)ーこのフラグは入力パッファ0にあるデータが、前記のBPにより全部使用される。このフラグはBPによりセットされ、ARM7またはVPによりクリアーされる。このようなフラグはインタラプト状態を表わす。

*input_buffer_1_done(IBUF 50

1_DONE) -このフラグは入力パッファ1にあるデータが、前記のBPにより全部使用されたことを表わす。このフラグはBPによりセットされ、ARM7またはVPによりクリアーされる。このようなフラグはインタラプト状態を表わす。

*output_buffer_0_full(OBUF0_FULL) -このフラグはBPにより出力パッフ

ァ 0 が満たされることを表わす。前記のフラグはBPによりセットされ、そしてARM7またはVPによりクリアーされる。このようなフラグはインタラプト状態を表わす。

*output_buffer_1_full(OBUF1_FULL)ーこのフラグは、BPにより出力パッファ1が満たされることを表わす。前記のフラグはBPによりセットされ、そしてARM7またはVPによりクリアーされる。このようなフラグはインタラプト状態を表わす。

*BP__processing__done(BP__DONE)ーこのフラグは、前記のBPがスライスまたはGOBをエンコーディングするかまたはデコーディングする時、スライスまたはGOBでないスタートモードを検出したことを表わす。このフラグはBPによりセットされ、そしてARM7またはVPによりクリアーされる。このようなフラグはインタラプト状態を表わす。

*context_switching_done(CTX_SW_DONE)ーこのフラグは、BPが文脈スイッチングモードから他の作業に転換されるように準備 20されていることを表わす。このフラグはBPによりセットされ、そしてARM7またはVPによりクリアーされる。このようなフラグはインタラプト状態を表わす。

*context__reload__done(CTX__RELOAD__DONE)ーこのフラグは、BPがアドレスSAVE__ADR[31:0]から貯蔵された文脈のために再ロード動作が完了されたことを表わす。このフラグはBPによりセットされ、そしてARM7またはVPによりクリアーされる。このようなフラグはインタラプト状態を表わす。

【0160】*BP_error_flg(BP_ERR) - このフラグは、エラーがデータを処理する間にBPで発生されることを表わす。このフラグはBP_ERR_CODE[7:0](BP_STATUS[31:24]がゼロでない場合にセットされる。詳細な内容はサブセット10.9.2に記述されている。

*input_buffer_0_full(IBUF 0_FULL) - このフラグは、入力パッファ0にあるデータが、ARM7またはVPにより満たされることを表わす。このフラグはARM7またはVPによりセット 40 され、BPによりクリアーされる。

*input_buffer_1_full(IBUF1_FULL)ーこのフラグは、入力パッファ1にあるデータが、ARM7またはVPにより満たされることを表わす。このフラグはARM7またはVPによりセットされ、BPによりクリアーされる。

output_buffer_0_done (OBU F0_DONE) -このフラグは、入力パッファ0にあ

* るデータが、ARM7またはVPにより全部使用された ことを表わす。このフラグはARM7またはVPにより セットされ、BPによりクリアーされる。

*output_buffer_1_done (OBU F1_DONE) - このフラグは、入力パッファ1にあるデータが、ARM7またはVPにより全部使用されたことを表わす。このフラグはARM7またはVPによりセットされ、BPによりクリアーされる。

* valid_bit_position (VALID_BIT_POS[2:0]) -次の過程のために、VALID_BYTE_ADR[31:0] に貯蔵されている3ビット情報は、データバイトの中の有効なビット位置を表わす。ビデオエンコーディングで、BPは値を設定すべきであり、ARM7はこのビット位置から次の過程を遂行しなければならない。ビデオデコーディングで、ARM7は値を設定すべきであり、BPはこのようなビット位置からプロセッシングを遂行しなければならない。

*BP__error__code (BP__ERR__COD E [7:0]) -8ビット情報は、BPからどのようなエラーが発生したかを表わす。ゼロ値は、何等のエラーも発生しなかったことを表わす。詳細な内容はサブセクション10.9.2で記述している。

【0161】10.8.4 デコーディングするための 入力データフォーマットとエンコーディングするための 出力データフォーマット

このような場合、データは実質的に圧縮されたビットストリームからなっている。このようなデータは初期コード、ヘッダーパラメータ及び、これに対応される標準によって圧縮されたデータを含まなければならない。このようなビットストリームはバイト単位別にパケットされるが、しかし、或る動作ではバイトを割当てる必要がない。このようなビットストリームは多様なスライスまたはGOBのためのデータを含む。

10.8.5 <u>エンコーディングするための入力データ</u> フォーマットとデコーディングのための出力データフォ ーマット

このような場合、データは実質的にマクロブロックヘッダ情報、モーションデータ及び画素係数データからなっている。このような種類のデータ用フォーマットは、次のように定義される。

10.8.5.1 <u>マクロブロックヘッダワード</u> マクロブロックヘッダは常に6バイトからなっており、 テーブル33に与えられた下記のデータフォーマットを 有している。

【0162】マクロブロックヘッドワードフォーマット 【表50】

マクロプロックヘッドワードフォーマット

パイト/ピット	7	6	5	4	3	2	1	0
パイトロ				GVR	Мb			
パイト1			•	MB	4A _S		-	
パイト2	М	T	PT	MB	MF	Q	P	1
メイト3		予約			Q	SCA	LE	
パイト4	CBP	1			BP	0		
パイト5	予約 CBP_1							
パイト6		于	約		FI	D	L	CI
パイト7				予	約			
パイト8		_	·M	סכל און	LNC			
パイト9				(M /Jv.) // }			ı
メイト10	PREH力C。Y							
パイト11	<u> </u>							
パイト12	PREADC							
パイト13	<u> </u>							
パイト14 パイト15	PR (HADOS) CT							

【0163】ここにおいて、前記のテーブルに示したパラメータは下記に定義される。

*vertical_macroblock_address (VMA) またはgroup_number (GRNO) -このようなバイトは、1から255までの値20を有する垂直マクロブロックの位置を表わす。第1垂直位置は、0でなく1に記載されている。例外的な場合、H.261エンコーディング時、このようなフィールドはブロックグループの位置を表わすgroup_number情報を表わす。

*horizontal_macroblock_ad dress (HMA) またはmacroblock_p osition (MBPS) -このようなフィールドは、1から255までの値を有する水平マクロブロックの位置を表わす。第1水平位置は、0でない1に記載さ 30れている。例外的な場合、H. 261エンコーディング時、このようなフィールドはGOBの中でマクロブロックの33可能性のある位置の中のいずれか1つを表わす。

* $macroblock_intra(I)$ -もし、現在のマクロプロックが映像間符号化されると1にセットされ、そうでない場合は0にセットされる。

* $macroblock_pattern(P)$ - もし、現在のマクロブロックが符号化されたプロックを含むと1にセットされ、そうでない場合は0にセットされ 40る。

macroblock_quant(Q) -もし、現在のマクロブロックが新しい量子尺度パラメータを有していると1にセットされ、そうでない場合は0にセット

*される。

* $macroblock_motion_forward$ (MF) -もし、現在のマクロブロックが順方向予測であれば1にセットされ、そうでない場合は0にセットされる。

*macroblock_motion_backward (MB) -もし、現在のマクロプロックが逆方向予測またはH. 263でB-blocksを含むと1にセットされ、そうでない場合は0にセットされる。

*dct_type(DT)、loop_filter (LF) またはadvanced_prediction n(M4)ーバイト2のピット[5]は、それぞれの動作で異なる意味を有する。MPEG-1ではこれは使用されない。MPEG-2ではdct_typeを意味する。もし、マクロブロックがフィールドDCTコーディングされた場合は、このフラグは1にセットされる。もし、フレームDCTコーディングされた場合は、0にセットされなければならない。H. 261でこのフラグはもし、ループフィルターが現在のマクロブロックで使用された場合はセットされる。そうでなければ0にセットされる。H. 263で、もし現在のマクロブロックが改良予測モードを使用した場合は1にセットされ、そうでなり場合は0にセットされる。

*motion_type (MT) - 2ピットフィールドは、表56及び表57で意味する、MPEG-2で使用されたframe_motion_typeまたはfield_motion_typeを表わす。

[0164]

【表51】

frame_motion_typeの意味

コード	予測形態	動き_ペクトル_計算	mvフォーマット	dmv		
0 0	予約					
0 1	フィールドー 基底	2	フィールド	0		
1 0	フレームー基底	. 1	フレーム	0		
11	デュアルー プライム	1	フィールド	1		

[0165]

【表52】

field_motion_typeの意味

コード	予測形態	動き_ベクトル_計算	mvフォーマット	dmv		
0 0	予約					
0 1	フィールドー 基底	1	フィールド	0		
1 0	16×8MC	2	フィールド	0		
11	デュアルー プライム	1 .	フィールド	1		

【0166】*quantizer_scale(Q_SCALE) -DCT係数レベルの再現レベルをスケーリングするために、範囲1から31まで表示されない整数である。すべてのマクロブロックヘッダは、たとえその値がその以前のマクロブロック(すなわち、macroblocks_quantはゼロである。)値と同一であるとしても、このようなパラメータに適当な値を含まなければならない。エンコーディングで、使用者はこのようなフィールドに適当な値をライトさせる責任がある。デコーディング時、BPはこのフィールドにハフマンデコードされたquantizer scale値を40 書き込まなければならない。もし、現在のマクロブロックがこのフィールドにハフマンコードを含まなければ、BPはその以前のマクロブロックのスケール値を書かなければならない。

*coded_block_pattern_0 (CB P_0) - 6 ピットコードは、現在のマクロブロックで 符号化されたブロックを表わす。ここにおいて、

CBP_0 [5] ==>輝度 (Y) 0プロック

CBP_0 [4] ==>輝度(Y) 1プロック

CBP_0 [3] ==>輝度 (Y) 2プロック

CBP_0 [2] ==>輝度(Y) 3プロック
CBP_0 [1] ==>色相プルー(Cb) プロック
CBP_0 [0] ==>色相レッド(Cr) プロック
*coded_block_pattern_1 (CB
P_1) -H. 263でPBフレームのB-block
sのための追加的なcoded_blocks_pat
ternである。ここで、

CBP_1 [5] ==>輝度(Y) 0プロック

CBP_1 [4] ==>輝度(Y) 1プロック

CBP_1 [3] ==>輝度 (Y) 2プロック

CBP__1 [2] ==>輝度(Y) 3プロック

CBP_1 [1] ==>色相ブルー(Cb) ブロック

CBP_1 [0] ==>色相レッド(Cr)プロック

*logical_channel_indicato

r(LCI)-GOB論理的なチャンネルのための2ビット情報は、ただH. 263で連続的なマルチポイントのみで使用される。

*frame_id (FID) -H. 263用のGOB フレームIDの2ピット情報

*macroblock_address_indic 50 ator(MBA_INC)-現在のマクロプロックア

ドレスが増加する値を表わすために2バイト情報を表わす。この情報は、常に追加的な情報としてBPにより提供され、使用者は入力フォーマットに設定する必要がない。そして、入力マクロプロックヘッダーワードで規定したいずれの値は、BPにより無視される。

*previous_dc_luminance (PR E_DC_Y) -以前のマクロブロックで輝度プロックのdc値のための2バイト情報である。もし、マクロブロックがスキップされると、リセット値が伝送される。この情報は、常に追加的な情報としてBPにより提供さ 10れ、使用者は入力フォーマットに設定する必要がない。そして、入力マクロブロックヘッダワードで規定したいずれの値は、BPにより無視される。

*previous__dc__chrominance__blue (PRE__DC__Cb) -以前のマクロブロックでブルー色彩ブロックのdc値のための2パイト情報である。もし、マクロブロックがスキップされると、リセット値が伝送される。この情報は、常に追加的な情報としてBPにより提供され、使用者は入力フォーマットを設定する必要がない。そして、入力マクロブロックへ20ッダワードで規定したいずれの値は、BPにより無視される。

previous_dc_chrominance_

* red (PRE_DC_Cr) -以前のマクロブロックでレッド色彩ブロックのdc値のための2パイト情報である。もし、マクロブロックがスキップされると、リセット値が伝送される。この情報は、常に追加的な情報としてBPにより提供され、使用者は入力フォーマットに設定する必要がない。そして、入力マクロブロックヘッダワードで規定したいずれの値は、BPにより無視される。

【0167】10.8.5.2 <u>モーションデータワー</u>ド

各マクロブロックヘッダはもし、マクロブロックがモーションベクトルを含むと、追加的なヘッダワードを持たなければならず、まずMPEG-1及びMPEG-2の場合を考える。このような標準は、下記の過程の中のいずれか1つが発生する時、モーションベクトルのための表59に図示された、追加的なヘッダワードフォーマットを持つようになる。

条件1) MF=1 または(I=1 及びCMV=1)の時.

10 条件2) MB=1の時、

【0168】MPEG-1及びMPEG-2のための一般的なモーションベクトルデータフォーマット

【表53】

MPEG-1及びMPEG-2のための一般的なモーションベクトルデータフ

ォーマット

パイト/ピット	7 6 5 4 3 2	1 0
パイトロ	第1順方向モーションベクトル	FS0
バイト1	水平成分	
パイト2	第 1 順方向モーションベクトル	
バイト3	垂直成分	
パイト4	第1逆方向モーションベクトル	FS1
パイト5	水平成分	
バイト6	第1逆方向モーションベクトル	
パイト7	垂直成分	
メイト8	第 2 順方向モーションペクトル	FS2
パイト9	木平成分	
パイト10	第2順方向モーションベクトル	
パイト11		
パイト12	第2逆方向モーションベクトル	PS3
パイト13	水平成分	
パイト14	第2逆方向モーションベクトル	
パイト15	垂	

【0169】表53で、すべての要素値は、半画素精密度となる。前記のFS0、FS1、FS2及びFS3は、各モーションベクトルでフィールド選択を確認するための1ピットフラグである。もし、いずれのフィールド選択されなければ、前記のフラグは0にセットされなければならない。その理由は、MPEG-1はフィールド選択情報を使用しないので、このようなフラグは0にセットされる。1つの例外的な場合は、デュアルプライムモーションベクトルのMPEG-2エンコーディグで発生する。このような場合、順方向モーションベクト※

※ルは、16パイト(実質的に8パイトが使用される)か

の ら構成され、フォーマットはテーブル37のようになる。正常的に、BPはピデオエンコーディング応用で、モーションベクトル値を差動値に変換する。しかし、テーブル37のモーションベクトル成分は、ハフマンエンコーダーですぐその入力となる差動値である。デュアルプライムモーションベクトルは、MPEG-2デコーディング応用の場合、BPにより動作される。

[0170]

【表54】

147

MPEG-2エンコーディング用デュアルプライムモードでモーションペクトルデータフォーマット

パイト/ピット	7	6	5	4	3	2	1	0
パイトロ		Ņ	直方向	モーショ	ョンペク	ナトル		
パイト1				水平成	分			
パイト2	順方向モーションペクトル							
パイト3	垂直成分							
パイト4	使用されない DMV_II							
パイト5	水平成分							
パイト6	使用されない DMV_V				DMV_V			
パイト7	垂直成分							
パイト8~15	予約							

【0171】前記のH. 261及びH. 263は、多少 異なるモーションベクトルデータフォーマットを有す る。大部の場合に、一バイトで或るモーションベクトル 成分値を充分に表わすことができる。MF及びM4フラ グの内容によって、対応されるモーション補償マクロブ ロックは、少なくとも2個であり、そして、多い場合1*

* 0個のモーションベクトル成分を有する。前記のモーションベクトルデータのデータフォーマットは、表60に示されている。

【0172】H. 261及びH. 263のためのモーションベクトルデータフォーマット

H. 261及びH. 263のためのモーションペクトルデータフォーマット

パイト順	$MF = 1 \times VM4 = 0$	MF = 1 及 $VM4 = 1$
パイトロ	順方向モーションベクトル	第1プロックモーションベクトル
パイト1	順方向モーションベクトル	第1プロックモーションベクトル 垂直成分
バイト2	Bープロックモーション	第2プロックモーションペクトル 水平成分
パイト3.	Bーブロックモーション(MB 1 であれば存在)	第2プロックモーションベクトル 垂直成分
パイト4	予約	第3プロックモーションベクトル 水平成分
バイト5	于約	第3プロックエーションベクトル
パイト6	予約	第4プロックエーションベクトル
パイト7	予約	第4プロックモーションベクトル
パイト8	予約	Bーブロックモーションベクトル (MR 大平成れば存在)
パイト9	予約	B-ブロックモージョンベクトル (MB=1 (あれば存在)
16-15	予約	予約

【0173】10.8.5.3 ピクセル係数データワ

※較は下記の表に示されている。

- K

[0174]

4個のビデオ圧縮標準は、量子化レベルのために、相異なる最大ピクセルビットの長さを有する。このような比※

【表56】

149 入出力ピクセルピット分解能

標準	量子化レベルの ための最大ビット の長さ	1つの I OBUS 読出/記入サイクル 当りパイトの#	1つの I OBU S読出 /記入サイクル当り ピクセルの#
MPEG-1	9ピット	2	2
MPEG-2	12ピット	2	2
H. 261	8ピット	1	4
H. 263	8ピット	1	4

【0175】従って、MPEG及びピデオ画像会議標準 用のピクセルデータフォーマットは、表56のとおりそ の差異がある。

* 【0176】ピクセル係数データフォーマット 【表57】

ピクセル係数データフォーマット

パイト順	MPEG-1 &UMPEG-2	H. 261及びH. 2
パイトロ	係数 O	係数 0
パイト1	PK RX. U	係数 1
パイト2	係数 1	係数 2
パイト3	PT 80. 1	係数 3
N114	係数 2	係数 4
パイト5	V7 20	係数 5
パイト6	係数 3	係数 6
パイト7		係数 7
バイト8	係数 4	 係数 8
パイト9	JR 34	係数 9
ペイト10	係数 5	係数 10
パイト11	. PR SS - S	保数 1 1
パイト12	係数 6	係数 1 2
パイト13	Price U	係数 13
パイト14	係数 7	保数 1 4
パイト15	Prac	係数 15

【0177】10.9 インタラプト条件

BPはもし、このセクションで記述されたインタラプト 条件に適合すると、ARM7_IRQフラグを確認しA RM7をインタラプトする。前記のBPは、2個のイン タラプト条件のセットすなわち、省略時及びエラー条件 を有している。このような条件は、BP STATUS [15:0] に貯蔵されている。もし、いずれか1つの ピットがBPによりセットされると、ARM7_IRQ 信号を活性化させる。このような条件は、BP__INT 40 _MASK [15:0] レジスタの対応するビットをセ ッティングさせることによって、そのすべてをマスクす ることができる。

【0178】10.9.1 <u>省略時インタラプト条件</u> *Default condition 0 (BP_S **TATUS**[0]) - 入力パッファ 0 の処理を終了した 時、前記のBPがIBUF0_DONEフラグもセッテ イングさせるARM7_IRQを確認しなければならな

TATUS [1]) -入力パッファ1の処理を終了した 時、前記のBPがIBUF1_DONEフラグもセッテ ィングさせるARM7__IRQを確認しなければならな

*Default condition 2 (BP S TATUS [2]) -入力パッファ 0 の処理を終了した 時、前記のBPがOBUFO_DONEフラグもセッテ ィングさせるARM7_IRQを確認しなければならな

*Default condition 3 (BP_S TATUS[3]) -入カパッファ1の処理を終了した 時、前記のBPがOBUF1_DONEフラグをセッテ ィングさせるARM7_IRQを確認しなければならな

*Default condition 4 (BP S TATUS [4]) ーピデオエンコーディングの場合、 ARM7により設計されたスライスまたはGOBを終え る時、またはビデオデコーディングの場合、スライスま *Default condition 1 (BP_S 50 たはGOBでなく初期コードに到着した時、また前記の

BPはBP_DONEフラグをセッティングするARM 7 IRQを確認しなければならない。

*Default condition 5 (BP_S TATUS [5]) - 先占文脈スイッチングモードで文脈貯蔵動作を終了した時、または協力文脈スイッチングモードで、現在のスライスまたはGOBを終了した時、前記のBPはCTX_SW_DONEフラグをセッティングするARM7_IRQを確認しなければならない。
*Default condition 6 (BP_S TATUS [6]) - 文脈再ロードが終わった時、前記 10のBPは、CTX_RELOAD_DONEフラグをセッティングするARM7_IRQを確認しなければならない。

*Default condition 7 (BP_S TATUS [7]) -現在、BP_STATUS [7] が維持される。従って、このようなピットは"0"にセットされるべきである。正常的に、このような省略時インタラプト条件は、BP_INT_MASK [7:0]を使用しマスクされるように勧告はしない。しかし、或る動作では、使用者がDefault conditi 20 on1をマスクすることを願う場合もある。

【0179】10.9.2 エラーインタラプト条件 もしエラーがBPで発生すると、前記のBPはARM7 インタラプトが要求されるように、BP_ERRフラグ をセットする。同時に、前記のBPは、前記のBP_S TATUSレジスタのBP_ERR_CODEフィール ドでゼロでない値の中から適当なデータをセットする。 このような8ピットBP_ERR_CODEは下記のよ うな意味を有している。

- *BP_CODE=8'b0000_0000:何等のエラーも発生 30 しない
- *BP_ERR_CODE=8'b0000_0001:BP_MO DEレジスタに不適当にセッティングされる
- *BP_ERR_CODE=8 b0000_0010: 不適当に水 平マクロプロック位置がセットされる
- *BP_ERR_CODE=8'b0000_0011:不適当に垂直マクロプロック位置がセットされる
- *BP__ERR__CODE=8'b0000_0100:マクロプロックアドレス増加に対する不適当したVLC
- *BP_ERR_CODE=8'b0000_0101:マクロプロックタイプに対する不適当したVLC
- *BP__ERR__CODE=8' b0000_0110:マクロプロックモーションコードに対する不適当したVLC
- *BP_ERR_CODE=8'b0000_0111:不適当した 取消しモーションベクトルマーカーピット
- *BP_ERR_CODE=8'b0000_1000:符号化されたプロックパターンに対する不適当したVLC
- *BP_ERR_CODE=8'b0000_1001:プロックD CT dcサイズに対する不適当したVLC
- *BP__ERR__CODE=8'b0000_1010:不適当した 50 __block信号が検出されると、前記のRLCデコー

DCT dc値

*BP_ERR_CODE=8'b0000_1011:プロックD CT ac係数に対する不適当したVLC

*BP_ERR_CODE=8'b0000_1100:1つのマクロブロックでブロックの#が64を超過する

- *BP_ERR_CODE=8'b0000_1101:不適当した f_CODE値(例えば、値が0)
- *BP__ERR__CODE=8'b0000_1110:プロックD CT ac係数に対する不適当したVLC
- *BP_ERR_CODE=8'b0000_1111:不適当した IBUF及びOBUFアドレス設定
- *BP_ERR_CODE=8'b0001_0000:BP入出力 パッファ用スタートアドレスの最下位4ピットはゼロで たい

他のBP_ERR_CODE値は貯蔵される。

【0180】10.10 詳細な機能性要求

10. 10. 1 <u>IOBUSインターフェース</u>

BPとCCUとの間のすべてのデータ移動は、IOBU Sを通して遂行される。前記のIOBUSは、多重化さ れたアドレス及びデータを含む32ビット@40MH2 同期バスである。少なくとも7サイクルは、前記の IO BUSを通して16バイトデータを伝達するように要求 されるので、前記 I O B U S の最大伝達速度は、91. 4 Mbytes/sec(731. 4 Mbits/sec)である。前記のB Pは、すべてのIOBUS読出及び書込伝送のためにマ スタまたはスレーブとなり得る。前記のBPがマスタと して動作する時、IOBUSアービタにリクエスタ信号 を送らなければならない。もし、前記のIOBUSがな ければ、前記のアービタは前記のBPに与え、そしてデ バイスセレクト信号を送る。前記のIOBUSを通した データの競争は、下記の3個のカテゴリーの中のいずれ か1つである。すなわち、2または4このピクセル要素 を含んでいる32ビットピクセルデータと、32ビット 圧縮ビットストリームワードと、エンコーディング及び デコーディング動作のための構文/制御パラメータの中 の1つである。 IOBUSインターフェースに関するタ イミング図のような情報に追加し、使用者は前記のMS P IOBUS仕様を検討するよう勧告される。

10.10.2 プロック層プロセッシング

10.10.2.1 ジグザグスキャン規定

前記のBPは、MPEGビデオ標準で提示された2個の ジグザグスキャン変換マトリクスを支援する。VP及び BPの間で伝送されるこのような8×8ブロックデータ は、すべて64個の成分を含んでいる。

10. 10. 2. 2 RLC⊐-ド

RLCデコーディングのために、前記のBPはDCT ac係数のハフマンデコード結果によって、ゼロ及びレベルデータを発生する。もし、データが1つの8×8ブロックに生成される前、64個のピクセルend_of

ダーは、残りのゼロデータを作るようになる。RLCエンコーディングのために、前記のBPは隣接したゼロデータをカウントし、次のNONーゼロデータと結合することによって、ランー長さ及びレベルコードを発生させる。もし、残こっているデータのすべてがゼロに等しい場合、残っているデータのためにRLCを発生するよりは、end_of_blockを発生させるとよい。RLCコードのための動作サイクルは、このように発生されたゼロの数ほど進行される。

【0181】10.10.2.3 <u>ハフマンコード</u> 前記のBPハフマンコードは、MPEG-1、MPEG* * - 2、H. 261及びH. 263ビデオテーブル基準で 勧告されたすべてのハフマンテーブルを支援する。全て のロムワードが12ビットの場合、すべてのテーブルは ルックアップテーブルで実行され得る。しかし、単純で あるかまたは非常に複雑なものを有する或るハフマンテーブルは、ハードワイヤード(hardwired)ロジックを使 用して具現され得る。前記のルックアップテーブルロム を使用して具現する前記のデコーダーテーブルは、表に 要約されている。

10 【0182】 【表58】

ハフマンデコーダールックアップテーブルのために要求されるロムサイズ

NO	標準	テープル説明	RONサイズ (ビット)
1	MPEG-1&2、 H. 261	dct_coeff_next、TCOEFF	144 × 12
2	н. 263	TCOEFF	102 × 12
3	MPEG-1&2、 H. 261、H. 263	motion_vector_code macroblock_address_increment	17 × 12
4	MPEG-1&2、 H. 261	coded_block_pattern	32 × 12
5	MPEG-1&2、 H. 261, H. 263	macroblock_type及CMCBPC	18 × 12
6	MPEG-1&2	Y及びCbCr用のdct_dc_size	12 × 12
7	н. 263	イントラー及び内部フレームの ためのCBPY	8 × 12
		333 × 12	

【0183】前記のエンコーダーテーブルは、前記のデ ※ 【0184】 コーダーテーブルより更に大きいロムサイズを要求する 【表59】 内容が、表に要約されている。 ※

155

156 ハフマンエンコーダールックアップテーブルのために要求されるロムサイズ

NÓ	標準	テープル説明	ROMサイズ (ピット)	
1	MPEG-1&2、 H. 261	dct_coeff_next.TCOEFF	156 × 12	
2	н. 263	TCOEFF	98 × 12	
3	MPEG-1&2、 H. 261, H. 263	motion_vector_code, macroblock_address_increment	35 × 12	
4	MPEG-1&2、 H. 261	coded_block_pattern	64 × 12	
5	MPEG-1&2、 H. 261	macroblock_type	22 × 12	
6	н. 263	MCBPC	28 × 12	
7	MPEG-1&2	Y及びCbCr用のdct_dc_size	16 × 12	
8	н. 263	イントラー及び内部フレームの ためのCBPY	16× 12	
合計 435 × 12				

【0185】表から、ハフマンエンコーダ及びデコーダ *_blockコードを含んでいない。 のために全体的に要求されるロムのサイズは、768× 30 のハフマンコードのための動作サイクルは、表に記述さ 12ピットである。前記のテーブルは、スタッフコー れている。

ド、escape_code、DCT係数のサインピッ

[0186]

ト及び、ステートマシンにより操作されるend_of* 【表60】

ハフマン コード形態	MPEG-1&2に対する 処理サイクル	E. 261&H. 263に 対する処理サイクル	処理クロック
dct差動 dc係数	4 – 5	5 – 6	40MHz
補数を有する dct ac係数	1	2	9
エスケープコ ードプラス固 定長さコード	2	3	
end_of_block コード	1	2	
他のハフマン コード	1	1	

【0187】最後に、JPEGデコードテーブルは、前記のような接近過程を用いると、具現され得ないことを表わす。しかし、 $dc_coeff_next_0$ テーブルでは、JPEGエンコーディング応用が使用され得る。

10.10.2.4 <u>差動d c 値</u> イントラーブロックの場合、前配のBPはまた、8×8 ブロックデータの第1番目要素の差動d c 係数を計算 し、そして既に伝送された差動d c 係数でd c 値を再現 30 する。

10.10.2.5 <u>非コード化されたプロック</u> 前配のBPは、コード化されないプロックを支援しない。前配のVP及びARM7は、非符号化されたプロックを遂行する。前配のVP及びARM7がこのようなプロックを処理するように、前配のBPはマクロプロックヘッダのワードに表れているcoded_block_patternで、非コード化されたプロックを表わす。

10.10.2.6 <u>プロック伝送順序</u> エンコーディング及びデコーティングのために伝送され た1つのマクロブロックで、プロックの順序は下記のと おりである:輝度(Y)プロック0、1、2及び3、色 相ブルー(Cb)及び色相レッド(Cr)プロックである。

10.10.3 マクロプロック層処理 10.10.3.1 <u>差動モーションベクトル</u> 前記のBPは、前記のモーション推定結果から差動モーションベクトルを計算し、次の場合を除いては伝送された差動モーションベクトルを有してモーションベクトルを再現する。 *第1場合は、MPEG-2ピデオエンコーディングの場合のデュアルプライムモードである。この場合で、前記のBPに伝送されたモーションベクトルは、ベクトル [0] [0] [1:0] であり、ベクトル [r] [0] [1:0] ではない(MPEG-2ピデオ標準の7.6.3.6節参照)。

*第2の場合は、H. 263の改良予測モードである。 この場合、4個のモーションベクトル及び、このような 値が差動値として前記のBPから/に伝送されなければ ならない。

10.10.3.2 <u>スキップされたマクロブロック</u> 前記のBPは、スキップされたマクロブロックを支援しない。前記のVP及びARM7は、このようにスキップ されたマクロブロックを処理する。前記のようにスキップされたマクロブロックを処理するための前記のVP及びARM7で、前記のBPは、前記マクロブロックのヘッダワードに水平及び垂直マクロブロックアドレスを書き込む。

40 10.10.3.3 マクロブロックスタッフコード MPEG-1で、一サイクルでマクロブロックスタッフ コードがもし生ずると、前配のBPはこれを捨てなけれ ばならない。しかし、MEPG-1エンコーディング で、BPは使用者がマクロブロック層へッダ内のマクロ ブロックスタッフコードを含まないようにする。一般的 に、このようなスターピングコードは、出力ビデオレートバッファを制御することに使用される。従って、マクロブロックスタッフコードを挿入する代わりに、スタートコードの間にゼロスタッフピットを挿入するように勧 告する。MPEG-1及びMPEG-2の応用のため

に、ビットストリーム出力はスライス層までバイトーアラインメントされなければならない。たとえビットストリーム出力が画像層までバイトーアラインメントされてもH. 263応用のためには、GOB層までバイトーアラインメントさせる。しかし、H. 261エンコーダーの出力はバイトーアラインメントされない。従って、ARM7でルーチンを形成するビットストリームは、このような差異を考えてプログラムされる。IOBUSを通した最後のデータ伝送のためのデータ量が、エンコーディングの場合16ビット以下の場合、BPはスライスの10エンドにゼロを満たす動作(zero-fill)を自動的に遂行する。

【0188】10.10.4.2 <u>エキストラスライス</u>情報

デコーディングにおいて、BPはMPEG-1またはMPEG-2ピットストリームのスライスヘッダに含まれる、任意のエキストラスライス情報を捨てる。エンコーディングにおいて、BPは使用者により要請された任意のエキストラスライス情報を挿入させない。もし、使用者がまだMPEG-1またはMPEG-2ピットストリ 20 ームにこの情報を含ませようとする場合は、BPにより予めエンコーディングされたピットストリームにこの情報を挿入すればよい。

10.10.4.3 <u>イントラースライスMPEG-2</u> スライス層ピットストリームにおいて、intra_sliceと いうパ

ラメータは、現在スライスがイントラーマクロブロックのみで構成されたことを表わすことに使用される。この情報は、デコーディング過程では使用されず、高速前進または高速後進機能を遂行する場合、DSM応用を助け 30 るためのものである。従って、BPはデコーディング応用の場合この情報を捨て、エンコーディング応用の場合、スライス層ヘッダにあるintra_sliceに0を挿入する。 10.10.4.4 スライスまたはGOBスタートコード

MPEG-1、MPEG-2、H. 261において、すべてのピクチャーは少なくとも1つのスライスまたはGOBスタートコードを有する。しかし、H. 263ピクチャーは、GOBスタートコードとヘッダ情報を有しない。特に、任意のH. 263ピクチャーで第1番目のG40OBは、スタートコードとヘッダ情報を有しない。従って、入力されるピットストリームがH. 263のためのものである場合、BP状態マシンは、マクロブロック層を直ちに処理しなければならない。それだけでなく、ピットストリームがデコーディングされる間、GOBスタートコードが発見されると、BPはスタートコードをデコーディングし、ARM7をインタラプトせず処理過程を続いて遂行する。

【0189】10.11 <u>入力/出力ダブルバッファインターフェース</u>

10.11.1 一般的な説明 入力及び出力バッファは、ダブルバッファにより具現さ れる。従って図64と図65の図示のとおり、IBUF 0、IBUF1、OBUF0、OBUF1の4個のメモ リパッファを使用するようになる。図64よ図65での ように、それぞれのパッファはスタート及び終了アドレ スと充満及び完了フラグを有する。各バッファサイズを 決定するために、使用者は各バッファに対するスタート 及び終了アドレスに適切な値を記入しなければならな い。一応、パッファ用ソースプロセッサは、パッファに 対する記入を完了すると、充満フラグを設定し、他のバ ンクに対する記入を開始する。バンク用シンクプロセッ サはアクセスされるパンクが全部満たされていることが 分かると、データを読み出す。バンクが空いていると、 シンクは完了フラグを設定し、他のパンクの充満フラグ をチェックする。4個のスタートアドレスは、小節1 0. 7. 2の説明のとおり、BPによりアップデートさ れる。スタートアドレスのためのそれぞれのレジスタ は、BPが入力または出力バッファをアクセスする都度 に、BPによりアクセスされる最後のバイトアドレスを 貯蔵する。従って、ARM7はIBUF0_DONE、 IBUF1_DONE, OBUF0_FULL, OBU F1_FULLのフラグの中のいずれか1つが設定され ると、該当スタートアドレスを設定する。また、スター トアドレスの最後の4ビットは常にARM7によりゼロ に設定される。その理由はFBUS、CCUとIOBU Sとの間の内部データ割り当て構造のためである。ま た、各パッファサイズの全体バイト数が16の倍数とな るように、それぞれの最後アドレスを設定しなければな らない。それだけでなく、最小バッファサイズは、MP EG-1とMPEG-2に対して64パイト、H. 26 1とH. 263に対して128パイトであることが勧告 される。これはARM7に対するBPの頻繁なインタラ プトによる、性能の劣化を防止するためのことである。

【0190】10.11.2 <u>非正常的なパッファステ</u> ータスの処理

2個の出力バッファが満たされると、BPは処理を中止させ、入力ダブルバッファステータスに関係なく、アイドル状態に落ちる。OBUF0_DONEまたはOBU F1_DONEフラグが設定されると、BPは自動的にこのアイドル状態から抜け出る。2個の入力バッファが空くと、BPは処理を中止する必要がなく、内部に残っているデータの処理が完了されるまで処理し続ける。しかし、2個の入力バッファが空くと、BPはすぐARM 7をインタラプトする。残っているデータ処理の終了以降、入力バッファがまだ空いていると、BPはアイドル状態に落ちる。IBUF0_FULLまたはIBUF1_FULLフラグが設定されると、更にBPは自動的にこの状態から抜け出る。この小節で記述するアイドル状態は、この仕様書で記述した他のアイドル状態とは異な

る。その理由は、他のアイドル状態から抜け出るために は、通常ARM7の制御コマンドを必要とするからであ

【0191】10.11.3 <u>I/Oバッファの物理的</u> な具現:例

大抵、BP入力及び出力パッファの位置とサイズを決定 することは、使用者の分である。使用者はVPデータキ ャッシュ、ARM7データキャッシュまたはSDRAM のスクラッチパッド領域でパッファを具現する。BP入 カ及び出力ダブルバッファの具現が多少制限的であって 10 も、前記のバッファを具現するための効率的な方法があ る。ここにおいて、ビデオデコーディング応用におい て、レートパッファの具現に対する特殊な例を挙げる。 この場合、使用者はBP入力パッファを循環パッファで 具現しようとする。ここで、SDRAMを使用し、完全 なレートパッファは図66の図示のとおり、4個のプロ ックに分割されるものと仮定する。初期に、使用者はR ate_Buffer_Block_0 & Rate_B uffer_Block_1とをそれぞれIBUF0と IBUF1に設定することができる。これは下記のよう 20 に設定することによって可能になる。

IBUF0_START=Rate_Buffer_A ddress_0;

IBUFO_END=Rate_Buffer_Add ress_1;

IBUF1_START=Rate_Buffer_A ddress_2;

IBUF1_END=Rate_Buffer_Add ress_3.

IBUFOにあるデータ(すなわち、Rate_Buf 30 fer_Block_0にあるデータ)のすべてがBP により使用されると、BPはARM7をインタラプトす る。そうすると、ARM7は下記のように設定すること によって、Rate_Buffer_Block_2を IBUFOに設定する。

IBUFO_START=Rate_Buffer_A ddress_4;

 $IBUF0_END = Rate_Buffer_A$ ddress_5.

IBUF1にあるデータのすべてがBPにより使用され 40 ると、BPはARM7をインタラプトする。そうする と、ARM7は下記のように設定することによって、R ate_Buffer_Block_3&IBUF1に 設定する。

IBUF1_START=Rate_Buffer_A ddress_6;

IBUF1_END=Rate_Buffer_Add ress_7.

Rate_Buffer_Block_2にあるデータ のすべてがBPにより使用されると、ARM7は第1番 50 その以前の作業を切換するために、BPはアドレスSA

目の段階でのようにアドレスを設定することをによっ て、Rate_Buffer_Block_0をIBU F0に更に設定する。従って、循環バッファは単にこの ような完全な過程を繰り返すことによって具現され得 る。この例は、BPダブルバッファの使用が、使用者の 意図によって非常に柔軟であることを表している。

【0192】10.12 文脈スイッチング

1つ以上の応用がMSPを駆動させる場合、ARM 7 動 作システムは、BPが現在作業を終結させ、他の作業に 切り換えられるように命令する。この過程は、通常に "文脈スイッチング"という。BPは下記の2種類の文 脈スイッチングモードを支援する。

10.12.1 先占 (preemptive) 文脈スイッチング 先占文脈スイッチングは、BPが現在8×8画素ブロッ ク処理を遂行してから正常的な処理が終了したことを意 味する。ARM7はBP_CONTROL[6:5]レ ジスタにあるCTX_SWITCHとCTX_MODE フラグを"11"に設定することによって、先占文脈ス イッチングモードを命令する。現在ブロック処理が完了 されると、BPは後の処理のために、内部文脈を外部S DRAMに送る。BPは文脈貯蔵を完了すると、BP STATUS [5] に位置したCTX_SW_DONE フラグを設定することによって、ARM7をインタラプ トする。そうすると、ARM7はBPの入出力パッファ のすべての内容を貯蔵し、他の作業のためにBPを初期 化させる。このモードは、BPがARM7の文脈スイッ チングリクエストをできるだけ速く応答するようにす る。最悪の場合、BPは現在プロック処理を完了するた めに、約150サイクル (=3.75μsec)を必要とする。 しかし、正常的な場合、プロック処理を完了するために 数十のサイクルを必要とすると見なすことが好ましい。 【0193】10.12.2 協調型(cooperative)文脈 スイッチング

協調型文脈スイッチングによると、BPで文脈貯蔵過程 を除去することができる。これはすべてのスライスまた はGOB層処理時に、BP内部の状態のすべてを初期化 させなければならないという事実に起因したものであ る。このモードで、BPは現在スライスまたはGOBを 続いて正常的に処理してから処理を完結させる。ARM 7はBP_CONTROL [6:5] レジスタにあるC TX_SWITCHとCTX_MODEフラグを"1 0"に設定することによって、協調型文脈スイッチング モードを命令する。現在スライスまたはGOB処理が完 了されると、BPはBP_STATUS [5] に位置し たCTX_SW_DONEフラグを設定することによっ てARM 7 をインタラプトする。そうすると、ARM 7 はBPの入出力パッファのすべての内容を貯蔵し、他の 作業のためにBPを初期化させる。

【0194】10.12.3 文脈再ロード

VE_ADR [31:0] からSDRAMに貯蔵される 文脈を再ロードする。この文脈再ロードを要請するため に、BPがアイドル状態にある必要がある。このリクエストのための可能な状況は、BP_DONEが設定された場合、CTX_DONEまたはARM7がソフトウェアでBPをリセットさせた場合である。それで、ARM7がBP_CONTROL [7] にあるCTX_RELOADフラグを設定すると、BPはアイドル状態から抜け出て、貯蔵された文脈を読み出し始める。BPは文脈 再ロード動作を完了してから、CTX_RELOAD_10 DONEフラグを設定してARM7をインタラプトする。そうすると、ARM7はBPの内部レジスタを初期 化させ、以前の作業処理のためにBPをイネーブルさせる。

10.13 作業ハンドシェーキング

この節は、BPが処理を終えた場合、作業ハンドシェークのための細部的な過程を取扱う。ここにおいて、"最後のデータのためのポインターのアップデート"とは、BPがVALID_BYTE_ADR [31:0]とVALID_BIT_POS [2:0]にそれぞれ適切な 20値を記入したことを意味する。

【0195】10.13.1 エンコーディングの場合 正常状態で、エンコーディングのための入力データは、 VPから供給される。入力ダブルバッファの中の1つが VPにより満たされると、BPはIOBUSを通してデ ータの読出を開始する。処理が終了される時点(すなわ ち、処理されたマクロブロック数が、ARM7により指 定されたマクロブロック数と同一な場合)で、BPはB P_DONEフラグを設定してARM7をインタラプト し、アイドル状態に落ちる。有効データのためのポイン 30 ターは、スライスまたはGOBに対する"圧縮されたビ ットストリームの最後"を表わす。また、VALID__ **BYTE ADR [31:0] は、出力ダブルバッファ** の中のいずれか1つの位置を表わす。ARM7はこの圧 縮されたビットストリームと、上位層ヘッダを結合させ て最終のピットストリームを形成し、処理過程を繰り返 す。出力ダブルバッファにあるデータを完全に焼尽させ る前、ARM7がBPを再開始しようとする場合は、少 なくとも1つの出力ダブルパッファを焼尽させ、BPが 再開始された時、ポインタはBPによりアップデートさ 40 れるので、最後のデータのためのポインタはそのまま置 いておくことによって可能である。

【0196】10.13.2 <u>デコーディングの場合</u>まず、ARM7はスライスまたはGOBスタートコード (存在時)を探索する。スタートコードが発見されると、ARM7はBPを初期化しイネーブルさせる。BP でハフマンデコーディング、RLCデコーディング及び 逆ジグザグスキャン変換を遂行してから、データはVP 処理のために出力バッファに伝送される。BPはこの処理ルーチンを非スライスまたは非GOBスタートコード 50

が検出されるまで続く。これらが検出されると、BPは "非スライスまたは非GOBスタートコードのエンド" に使用される最後のデータのためにポインタを設定し、 ARM7をインタラプトする。次に、ARM7はスタートコードをデコーディングして、次回のスライスまたは GOBコードが発見されるまで、ヘッダ解釈(parsing) を遂行する。

10.13.3 圧縮されたビットストリームで発見されたエラー

実際のデータが、電話線及び公衆スイッチ網を通して伝 送される画像電話応用において、いくつかの無効データ が入力されるピットストリームに含まれる可能性が非常 に高い。この場合、BPはARM7をインタラプトし、 ERR HANDLE MODEフラグをチェックしな ければならない。もしBPが特定の応用のためにイネー ブルされる前、使用者がエラー処理モードを決定する場 合は、安全である。ERR_HANDLE_MODEフラグが"1"に 設定されると、BPは自動的に次のスタートコードを探 し出す。スタートコードがスライスまたはGOBのため のものである場合、BPは正常的な処理を続く。このモ ードが非常に効率的であるが、その理由はBPがARM 7より更に迅速にスタートコードを探し出すことがで き、BPが次のスタートコードを探す間、ARM 7 が他 の処理ルーチンを遂行し得るからである。しかし、スラ イスまたはGOB層とは異なるスタートコードが発見さ れると、BPはBP_DONEフラグを設定してARM 7を更にインタラプトし、アイドル状態に落ちる。この ような場合、最後のデータのために使用されたポインタ は、次回のスタートコードのエンドを指示しなければな らない。ERR HANDEL_MODEフラグが

"0"に設定されると、BPは次回のスタートコードを探せず、アイドル状態に落ちる。このような場合、最後のデータのために使用されるポインタは、エラーは発見された位置を指示しなければならない。このモードは使用者がARM7命令語を利用して、汚染されたビットストリームをデバッギングする場合に有用である。

[0197]

【実施例2】

<u>付 録 B</u>

) MPCピットストリーム処理器

ビットストリーム処理器(BP)は、ビデオデータエンコーディング及びデコーディング応用に重要なMSP処理コアの中の1つである。BPはMPEGスライス層エンコーディング及びデコーディング、そしてH. 261 /H. 263グループブロック(GOB)層エンコーディング及びデコーディングを処理する。デコーディング応用において、BPは各マクロブロックに含まれた全体情報を、ベクトル処理器及びARM7コアに提供する。ビットストリーム処理器ハードウェアは、4個の機能プロックに分けられる。

- *I/O制御及びデコーディングユニットを含む IOB USポートインターフェース
- * B P制御ステートマシン
- *BPレジスタマルチプレクサー、レジスタ、算術論理 ユニット(ALU) 及びマルチプレクサー、FIFO制御ユ ニットを含むコーデックコア
- *VLC FIFOユニット
- *コーデックアドレス発生器と共にルックアップを含む VLCコーデック

VLC LUT ROM (340、図3参照) についての 10 説明は下記のとおりである。

1. 0 方法論

ルックアップユニットは、ハフマンエンコーディング及 びデコーディングの核心である。このユニットは、MP EG-1、MPEG-2、H. 261及びH. 263仕 様に含まれたVLCテーブルを支援し、三星MSPによ り支援される。このテーブルの大部分は、12ピット幅 を有するROMで具現される。しかし、ルックアップ処 理があまり単純で、ROMテーブルのサイズに当たらな い場合、特殊なエンコーディング及びデコーディングが 20 適用される。このようなレイヤーの4つの仕様のすべて は、多い可変長さコードを17ビットまで含む。エンコ ーディング値またデコーディング以外に、コードサイズ 及び有効コード指示者が、エンコーディング及びデコー ディングのために提供され、正確に処理されるようにす る。VLCテーブルをエンコーディングまたはデコーデ ィングするために従来の方法を使用する場合、ROMテ ープル及びアドレス発生器が更に大きくなる。

【0198】1.1 具現方法は下記のとおりである:

- *もしアドレス発生器の設計が難しくなければ、ROM 30 テープルをできるだけ多く共有する。
- *エンコーディングまたはデコーディングに基づいて、

VLCテーブルを再配列する。

166

- **ハフマンコードに基づいて'0'カウントと'1'カ ウントをまずデコーディングする。
 - *符号または偶数/奇数のような1ビットフラグを使用 しテーブルサイズを減らす。
 - *可能であれば、1つのROM位置を'上位'と'下位'に分離する。
 - *ROMテーブルアドレスを発生させるために、VLC の最下位ビット(LSB)を使用しアドレス発生器を簡素化する。

この方法は非常に効率的である。最終のROMテーブル サイズは、768*12ビットで、問題を伴うにはずっ と小さい。ルックアップは、ROMテーブルアドレス発 生器と、ROMテーブルルックアップ処理により遂行さ れる。アドレス発生器はテーブル種類、モード及びVL C値のような入力信号をデコーディングし、ROMテー ブルのアドレスを発生させる。以降、ROMテーブル値 及び他の情報からエンコーディングまたはデコーディン グデータが得られる。デコーディングテーブルは2つの フォーマットを有するが、一つはVLCコード当りのR OM位置を有するDCT係数に適用され、もう一つはそ れぞれのROM位置が上位6ピットと下位6ピットに分 割されている他のテーブルに適用される。従って、各位 置は2つのVLCコードを有する。エンコーディングテ ープルは、2つのフォーマットを有するが、一つはH. 263のTCOEFに関するもので、もう一つは他のテ ーブルに対するものである。各ROM位置はエンコーデ ィング応用のために一つのハフマンコードを含む。RO Mテーブルのサイズは768×12ピットである。テー ブルは下記のように示すことができる。

【0199】VLCデコーディングROMテーブルマップ

【表61】

ハフマンデコーダールックアップテーブルのために要求されるロムサイズ

NO	標準	テーブル説明	ROMサイズ (ビット)
1	MPEG-1&2, H. 261	dct_coeff_next、TCOEFF	144 × 12
2	Н. 263	TCOEFF	102 × · 12
3	MPEG-1& 263	motion vector code macroblock address increment	17 × 12
4	MPEG-1&2.	coded_block_pattern	32 × 12
5	MPEG-1&2 H. 261, H. 263	macroblock_type及びMCBPC	18 × 12
6	MPEG-1&2	Y及びCbCr用のdct_dc_size	12 × 12 ·
7	Н. 263	えがらるBPY 及び内部フレームの	· 8 × 12
		合計	333 × 12

【0200】 VLCエンコーディングROMテーブルマ ※ 【表62】

ハフマンエンコーダールックアップテーブルのために要求されるロムサイズ

NO	標準	テーブル説明	ROMサイズ(ビット)					
1	1 MPEG-1&2, dct_coeff_next,TCOEFF		156 × 12					
2	. н. 263	TCOEFF	98 × 12					
3	MPEG-1& 2 H. 261, H. 263	motion_vector_code macroblock_address_increment	35 × 12					
4	MPEG-1&2.	coded_block_pattern	64 × 12					
5	MPEG-1&2.	macroblock_type	22 × 12					
6	Н. 263	MCBPC	28 × 12					
7	MPEG-1&2	Y及びCbCr用のdct_dc_size	16 × 12					
8	н. 263	えるのではない。 ためのでBPY及び内部フレームの	16× 12					
	合計 435 × 12							

30

【0201】1. 2 デコーディング

デコーディングに対するすべてのテーブルは、'0'ま たは '1' カウントに基づいて再配列される。 VLCコ ードのMSBが '0' の場合は '0' カウントが印加さ れ、'0'でない場合は'1'カウントが使用される。 例えば、コード'00001xxx'の場合4個の'0'を有 し、コード'1110xxx'の場合3個の'1'カウントを有 する。デコーティング過程はまず '0'/'1'カウン トをデコーディングし、VLCコードの'0'/'1' カウントをROMテーブルアドレス発生器へ出力する。 以降、アドレス発生器は残りのコードをデコーディング してアドレスを発生させる。アドレスは2個部分けられ るが、一つはオフセットで、もう一つはいわゆるマスク されたアドレスであって、VLCテーブルから得られ る。アドレスは2個部分に対する論理和(OR)から得 られる。アドレス発生器により提供される他の情報は、 下記の通り示すことができる。

- *VLC code size
- *Special Flag:2ピットフラグは、H. 261で 'ESCAPE'、 'END OF BLOC K'、 'STUFFING'、または 'START C ODE' に対するデコーディングステートマシンを表わ す
- *High data extract enable:有効データは上位6ピットである。
- *Sign/even enable:このフラグは、 デコーディングがVLCのLSBを、テーブルに基づい た符号または偶数ピットで抽出するべきであることを指 示する。
- *Valid VLC
- *Mask shift bits 及びmask:この両信号は、マスクされたアドレスを発生させるために印加される。

ROMテーブルに対して、MPEG-2のテーブル1 ーブル10/H. 263の下位部分のデコーディング値 が他のものと異なっても、タイル2 進値は固定小数点のれぞれの位置に上位と下位ビットフォーマットから形成 50 ために同一である。すなわち、このすべてのテーブルを

されたデータが貯蔵される。

【0202】1. 2. 1 $\frac{\text{テーブル12/MPEG-2}}{\text{COテーブルはテーブル2-B.}}$ 5 c $\frac{\text{CMPEG-1}}{\text{COF-JUS/H.}}$ 261と同一である。

ROMテーブルフォーマット: ビット10~6:ラン; 20 ビット5~0:レベル

1. 2. 2 テープル15/MPEG-2

テーブル14/MPEG-2と同一なラン、レベル及び VLCコードを有するので、このテーブルの大部分は、 テーブル14/MPEG-2と共有する。

ROM \overline{z} - \overline{z}

1. 2. 3 テープル12/H. 263

このテーブルは、MPEG-2のテーブル14、15と比較する時、1個以上の出力値 'LAST'を有する。 ROMテーブルフォーマット: ビット11: LAST; ビット10~4: ラン; ビット3~0; レベル

1. 2. 4 <u>モーションコード/マクロブロック増加分</u> この節は、テーブル1/MPEG-2、テーブル10/ MPEG-2、テーブル2-B. 1/MPEG-1、テ ーブル2-B. 4/MPEG-1、テーブル1/H. 2 61及びテーブル3/H. 261及びテーブル10/ h. 263を取扱う。

【0203】モーションコードに対して、VLC=1の場合を除いてはLSBが符号ピットである。マクロプロック増加分に対して、LSBはVLC=1の場合を除いては、偶数値フラグである。従って、テーブルの半分のみをデコーディングする。タイル(tile)符号/偶数ピットを無視する場合、テーブル10/H.263の上位部分を除いては、2種類のテーブルは、同一なVLC値とデコーディング値を有する。デコーティングされた値は、6ピットまで発生し、これは2個のテーブル値を1つの位置に置くことができることを意味する。例え、テーブル10/H.263の下位部分のデコーディング値が他のものと異なっても、タイル2進値は固定小数点のために同一である。すなわち、このすべてのテーブルを



取扱うために、固定小数点として16 半分の位置を使用する。ROMアドレスを発生させるために、1つの簡単なFSMを使用する。応用において、モーションコードがデコーディングされる場合、ROMテーブルは絶対値を提供する。一方、アドレス発生器が符号ビットをイ*

* ネーブルさせると、デコーダーはLSBを抽出するが、 1 1 の場合'は負($^{-}$)、 1 0 は正($^{+}$)を意味する。このアルゴリズムは下記のように示すことができる。

170

 $if (sign_enable==1)$

increment_value=sign*ROM_table_v

alue:

else

increment_value=ROM_table_value;

もし、マクロブロックアドレス増加テーブルがデコーディングされると、その結果はROMテーブル値と偶数フラグから得られる。例えば、ROMテーブルは'5'の値を提供する。偶数フラグが'ハイ'であれば'10'※

※の結果が得られ、偶数フラグが「ロー」であれば「1 1」の値が得られる。このアルゴリズムは下記のように 示すことができる。

 $if(even_enable==1)$

increment_value = (ROM-table_valu

e<<1)

 $| (\sim even_bit);$

e 1 s e

increment_value=ROM_table_value ROMテーブルフォーマット:ビット11~6:上位データ;ビット5~

0:下位データ

1. 2. 5 マクロプロックパターン

この節はテーブル9/MPEG-2、テーブル2-B. 3/MPEG-1、テーブル4/H. 261 (CBP) を取扱う。デコーティングされた値は6ビットまで発生するが、これは1個の位置に2個のデータを置くことができることを意味する。すなわち、このテーブルのすべてを取扱うためには、32個の位置が使用される。ROMテーブルフォーマット:ビット11~6:上位データ;ビット5~0:下位データ

【0204】1.2.6 マクロブロックタイプ この節は、テーブル2、3、4/MPEG-2、テーブル2-B.2/MPEG-1、テーブル2/H.261 (MTYPE) 及びテーブル3、4/H.263 (MCBPC) を取扱う。デコーティングされた値は5ピットまで発生する。ここでも上位/下位データ概念を使用する。ROMアドレスを発生させるために、1個の簡単な ★ ROMテーブルフォーマット: ビット11~6: 上位データ; ビット5~0: 下位データ

たとえ、いくつかのビットが各仕様によって相異なる意味を有するが、マクロブロックタイプのフォーマットは、MPEGに基づいて各仕様に対して普遍的に定義されている。H. 263は情報要求に基づいて2段階のデコーディングを必要とするが、これは下記のとおりである。

*3ビットマクロプロックタイプを有するデコーディン グMCBPC

*マクロブロックタイプ、BPフラグ及びピクチャータイプに基づいたマクロブロックタイプルックアップ VLCテーブルでマクロブロックタイプのフォーマット は下記のとおりである。

[0205]

【表63】

MPEGのマクロプロックタイプフォーマット

ピット5	ピット4	ピット3	ピット2	ピット1	ピット0
予約	Q	FMV	BMV	P	1

[0206]

FSMが使用される。

【表64】

H. 263のMCBPCフォーマット

ピット4~2	ピット1	ピット0
MBタイプ	CR	СВ

[0207]

【表65】

H. 261のマクロプロックタイプフォーマット

ピット5	ピット4	ピット3	ピット2	ピット1	ピット0
FIL	Q	MVD	予約	СВР	INTARA

表から、3ビットマクロブロックタイプだけでなく、2 ビットクロマパターンを得る。ここにおいて、マクロブロックタイプは、0~4までの範囲を有する3ビット値である。上述のごとく、細部的なマクロブロックタイプ* * の種類は、第2段階でデコーディングされる。デコーディングルックアップテーブルは下記のとおりである。 【0208】

172

【表66】

H. 263のマクロプロックタイプデコーディングルックアップテーブル

PT	MB TYPE	PB	M4	Q	MP	NODB	P (Y)	INTRA
INTER	3	0	0	0	0	0	1	1
INTER	4	0	0	1	0	0	1	1
INTER	0	0	0	0	1	0	1	0
INTER	1	0	Ö	1	1	0	1	0
INTER	2	0	1	0	1	0	1	0
INTER	3	0	0	0	0	0	1	1
INTER	4	0	0	1	0	0	1	1
INTER	0	1	0	0	1	1	1	0
INTER	1	1	0	1	1	1	1	0
INTER	2	1	1	0	1	1	1	0
INTER	3	1	0	0	1	1	1	1
INTER	4	1	1	1	1	1	1	1

【0209】1.2.7 <u>DCT DC サイズ</u> この節は、テーブル12、13/MPEG-2、テーブル2-B.5/MPEG-1を取扱う。VLC構造によって'1'カウントはここで'0'カウントの代わりに 使用される

ROMテーブルフォーマット:ビット10~6:上位データ:クロマ;ビット5~0:下位データ:輝度。ビット11とビット5は予約されている。

1. 2. 8 <u>CBPY</u>

50 この節は、テーブル9/H. 263を取扱う。このテー

ブルはニセットのデータを含むが、一つはインターピクチャーに関するもので、もう一つはイントラーピクチャーに関する。一セットの値は、他セットの値を反転させたものであって、ROMに一セットのデータが貯蔵できるようにする。ここにおいて、インタラーデータがROMに位置する。1つの4ビット値がCBPY値を表わすことに使用される。

ROMテーブルフォーマット: ビット $9\sim6$: 上位データ; ビット $3\sim0$: 下位データ。ビット $11\sim1$ 0とビット $5\sim4$ とは予約されている。

1. 2. 9 デュアルプライム (dual prime) 及びモード

この節はテーブル11/MPEG-2及びテーブル7/ H. 263を取扱う。この2個のテーブルは、非常に簡*

一般的なエンコーディングフォーマット

174

*単で小さくて、直接デコーディングされ得る。

1.3 エンコーディング

デコーディング節と同様に、エンコーディング過程は '0' / '1' カウント概念を使用する。ROMテーブルは、'0' / '1' カウント、'0' または '1' カウントに対して最初1に後続くコードのサイズ及び、最初/最後 '1' に後続くVLCコードに対する情報を含む。このフォーマットによると、ROMテーブルのサイズは、テーブル12/H. 263において特殊エンコーディングで解決される4つを除いては、12ピットに制限され得る。フォーマットは下記のとおりである。

【0210】 【表67】

ピット11~ピット8	ピット7~ピット5	ピット4~ピット0
0/1カウント	VLCコードサイズ	VLC3-F

10

[0211]

【表 6 8】 テーブル/H. 2 6 3 エンコーディングフォーマット

ピット11~ピット9	ピット8~ピット6	ピット5~ピット0
0/1カウント	VLCコードサイズ	VLC3-F

処理する。

【0212】前記のテーブルで、VLCコードサイズは 最初/最後 '1' を後続くVLCコードのサイズであ る。VLCコードは、最初/最後 '1' を後続くVLC 30 コードである。 '0' カウントの場合、最初の '1' を 後続くVLCコードが抽出され、そうでない場合VLC コードは最後の '1' を後続くビットから抽出されなければならない。エンコーディングで '1' カウントの適 用は、デコーディングでのそれとは異なる。 '1' カウントは '1' カウントフラグがアドレス発生器によりイネーブルされる場合のみに適用される。従って、VLC のMSBが1であるが '1' カウントフラグがローの場合、ROMテーブルの '0' / '1' カウント部分は 0 となり、これは '0' カウントが適用されることを意味 40 する。次の例は、エンコーディングに対するすべての可能な場合を取扱う。

例1:VLC=0000011001、one_count_enable=0 一般的な場合に対する結果:0101 100 01001 テーブル12/H. 263に対する結果:101 100 0010 01

例2:VLC=11001、one_count_enable=0 一般的な場合に対する結果:0000 100 0101

テーブル12/H. 263に対する結果:0001000010

例3:VLC=11001、one_count_enable=1 一般的な場合に対する結果:0010 011 00001

テープル12/H.263に対する結果

一般的なアドレスは、オフセットと入力値の加算によっ て発生される。

【0213】1. 3. 1 $\overline{F-J\nu}14/MPEG-2$ このテーブルはテーブル2-B. 5c/MPEG-1及びテーブル5/H. 261と同一である。このエンコーディングは 'RUN'、'FIRST DC'、'ES CAPE'、'END OF BLOCK'入力を処理する。エンコーディング結果:アドレスを発生するためにレベルまたはランと共に加算されるように印加されるオフセットアドレス

1.3.2 \overline{F} -ブル15/MPEG-2 二テーブルが同一なラン、レベル及びVLCコードを有するので、このテーブルの大部分はテーブル14/MPEG-2を共有する。いくつかの特殊な場合において、 '1' カウントが適用される。このエンコーディングは 'RUN'、 'LEVEL'、 'FIRST DC'、 'ESCAPE'、 'END OFBLOCK'入力を

エンコーディング結果:オフセットアドレス及び'1' 50 カウント指示者

1. 3. 3 テーブル12/H. 263

上述のごとく、このテーブルは非常に特殊である。これを取扱うために他のフォーマットを使用する。不幸にも、VLCコードを示すことに12ビットが使用できない幾つかの例外がある。その例外はテーブル9に示したとおりである。この例外はROMテーブルを使用せず、特殊にエンコーディングされ得る。

[0214]

【表69】

12/H. 263でエンコーディングの例外

最後	ラン	レベル
0	0	1 0
0	0	1 1
1	0	3
1	1	2

【0.215】エンコードは 'RUN' 及び 'ESCAP E' 入力を処理する。

エンコード結果:アドレスを発生するために、レベルまたはランと共に加算されるように印加されるオフセットアドレス

1. 3. 4 <u>モーションコード/マクロブロック増加分</u> この節は、テーブル1/MPEG-2、テーブル10/MPEG-2、テーブル10/MPEG-2、テーブル10/MPEG-1、テーブル2-B. 4/MPEG-1、テーブル1/H. 2 30 61、テーブル3/H. 261及びテーブル10/H. 263を取扱う。デコーディング部分で説明したとおり、このすべてのテーブルに対して、1つのROMテーブルと1つのFSMととを共有することができる。ROMテーブルから得られるVLCコードは、完全なVLCコードを作るために符号/偶数ピットと結合しなければならない。従って、このエンコーディングFSMで処理する入力値は、そのLSBがフラクションピット(fraction bit)であるモーションコードに対する絶対値と、1ピットの右側にシフトされたマクロブロックアドレス増40加分である。

【0216】エンコーディングは 'STUFFING' 及び 'ESCAPE' を処理する。

1. 3. 5 マクロプロックパターン

この節はテーブル9/MPEG-2、テーブル2-B. 3/MPEG-1を取扱う。アドレスはオフセットとパターン値を加算した値である。

1. 3. 6 <u>マクロブロックタイプ</u> この節は、テーブル2、3、4/MPEG-2、テーブ ル2-B. 2/MPEG-1を取扱う。 176

1. 3. 7 <u>テーブル3、4/H. 263 (MCBP</u>C)

ピクチャータイプ、マクロブロックタイプ及びスタッフィング(stuffing)フラグに対する情報が、ROMテープルアドレスオフセットを発生させるために提供される。アドレスはオフセットアドレスとCBPCの和である。
1. 3. 8 テーブル2/H. 261 (MTYPE)
アドレス発生器が非常に複雑で、具現に対して考慮する価値がない。

10 1. 3. 9 CBPY

デコーディング部分に述べたように、イントラーピクチャーデータのみをエンコーディングする。ピクチャータイプがインターピクチャーである場合、データはまず反転されなけらばならない。アドレスはオフセットとCBPY値を加算した値である。

1. 3. 10 DCT DCサイズ

この節は、テーブル12、13/MPEG-2、テーブル2-B.5/MPEG-1を取扱う。輝度及びクロマに対する数個のVLCコードが同一であるので、これに対して数個のROMテーブルを共有する。オフセットアドレスを発生させるために、クロマフラグ及び数個のビット値が使用される。オフセットと実際値を加算することによってROMアドレスを得ることができる。

【0217】1. 3. 11 <u>デュアルプライム(dual prime)及びモード</u>

この節は、テーブル11/MPEG-2及びテーブル7 /H. 263を取扱う。この2個のテーブルは非常に簡単で小さくて、直接エンコーディングされ得る。

2.0 ハードウェア説明

VLCエンコーディング/デコーディングに対するハードウェアは、'VLC'ブロックに含まれる。このプロックは3個のサブブロックを含む。このブロックはROMテーブルアドレスまたはデコーディング/エンコーディングデータを発生させるために適用される。'VLCーDEC'はVLCをデコーディングし、ROMテーブルアドレスを発生させるために使用される。'VLC_ENC'はVLCをエンコーディングするためのブロックであり、ROMテーブルアドレスまたはH. 263のTCOEFテーブルのための特殊エンコーディングを発生させる。'LOOKUP'はROMテーブル値または特殊エンコーディング値に基づいてVLCデータを出力する。

2.1 <u>VLCデコーディングアドレス発生器</u> VLC_DECの核心は、デコーディングFSMである。このFSMは入力情報をデコーディングしアドレス 発生を制御する。FSMの入力及び定義は下記のとおりである。

*ZERO_ONE Count (15ピット): 0/ 1カウント値を提供する。

*ZERO_ONE Count (4ピット): 0/1

カウント値を提供する。2個の相互に異なるピットカウ ント信号を使用する目的は、入力データ共有により、ゲ ート注文者(gate customer)を減少させるためである。 大部の場合、15ピットが使用される。

* '1' カウント指示者

*テープルタイプ(6ビット):テーブルタイプ

178

[0218]

【表70】

*ONE Count enable (1 ピット): *

VLC_DEC_FSMテーブルタイプフォーマット

*モード(9ビット):動作モード

ピット5	ピット4	ピット3	ピット2	ピット1	ピットロ
DCTサイズ	MB INC/MC	MBパターン	CBPY	MB TYPE	DC COEF

[0219]

VLC_DEC FSMモードフォーマット

t' 1/8 t' 1/7 t' 1/6 t' 1/5 t' 1/4 t' 1/3 t' 1/2 t' 7/1 t' "10 ピークチャータイプ クロマ 第1 DC デーブル15 MB INC

説明する。ハードウェアを簡素化し、ROMアクセス時 間を確保するために、特殊なアルゴリズムがこのデコー 20 段階3:段階2から得られる4個ピットを反転させる。 ドROMテーブルアドレスを発生させるために使用され る。この過程は下記のとおりである。

【0220】段階1:オフセットアドレス(OFFSET)を発 生させる。

段階2:4ピットシフト量(MASK_SHFT)を発生させ、こ の量と共に右側シフト16ビットFIFO_DATAを※

仕様及びピクチャータイプに対する定義は、ピン定義で ※発生させる。以降、4個の最下位ビット(FOL_DATA)を抽じ 出する。

段階4:段階3から得られるデータをマスク(MASK)する

ために、4ピットマスク信号を発生させる。

段階5:段階4の結果をオフセットアドレスと論理和さ せる。その結果はROMテーブルアドレスである。この 段階を結合させると下記のとおりである。

Address = OFFSET | (BITREVERSE (Bit (3~0) of (FIFO_DATA)>MASK SHFT))

MASK)

FSMの出力は下記のとおりである。

*MASK(4ピット):マスタデータ

*OFFSET(9ピット):ROMテーブルオフセッ トアドレス

*MASK_SHFT(4ピット):シフト量

★*SIZE(5ピット):VLCサイズ

30 *SPECIAL_FLAG (3ピット):デコーディ ングのための余分の情報

[0221]

【表71】

VLC_DECの特殊フラグの定義

位置值		定義
ピット2		VLCのLSBを圧縮
ピット1~0	0 1	ESCAPE
	1 0	プロック/スタッフィング終了
	1 1	H. 261のスタートコード

【0222】*VALID_VLC(1ピット):有効 VLCコードフラグ

*HIGH_DATA_INDICATOR (1 ピッ ト):ROMデータの中の上位6ビットを抽出する。 入カピン:

*FOL_DATA(4ピット):シフトされたFIF

O_DATA(上述した段階2参照)

*CNT(4ピット):0/1カウント

*ONE_CNT_EN(1ピット): '1' カウント

50 指示者

VLC_ DECCMODEフォーマット

*MODE (14ピット): テーブルタイプ及び他の情 * 【表72】

報

定義は下記のとおりである。

[0223]

*

ピット13	ピット12	ピット11	ピット10	ピット9	ピット8	ピット7
DCT SIZE	МС	MB INC	MB Λ° ターン	СВРЧ	MB 917"	DCT CORF

ピット6	ピット5	ピット4	ピット3	ピット2	ピット1	ピットの
仕様		t" クチャータイフ°		第1DC		テープ・ル 15

【0224】仕様:00=MPEG-1;01=MPEG-2;10=H.261;11=H.263; ピクチャータイプ:00=予約;01=イントラー;10=予測;11=両方向;

***FIFO_DATA**(16ピット): データはVLC を含む。

出カピン:

- *ROM_ADR(10ピット): ROMテーブルアドレス
- ***MASK_SHFT (4ピット): FIFO_DAT** Aに対するシフト量 (上述した段階 2 参照)
- *SIZE(5ピット): VLCサイズ
- ***SPECIAL-0 (3ピット):特殊フラグ (FS M出力参照)**
- *VALID__VLC (1ビット):有効VLCフラグ
 *HIGH__DATA (1ビット):偶数フラグの符号 30
 として、VLCのLSBの抽出指示者
- *FULL_DATA (1ビット): DCT係数デコー ディング時に、ハイの完全な12ビットデータ構造
- *TABLE(6ピット):FSM入力に定義される。
- *T_MODE (9ビット): FSM入力にMODEに 定義される。

2. 2 VLC_ENC

VLCエンコーディングコア部分でのように、VLC_ENCは可変長さコードをエンコーディングする。この部分の出力は、ROMテーブルアドレスまたはVLCの40特殊エンコーディングである。1.0節の説明のとおり、エンコーディングデータ構造は、H.263でTCOEFのいくつかの特殊な場合を除いては、12ピットデータフォーマットに従う。たとえ、10ピット加算器がROMテーブルアドレスを発生させるために使用されるが、ハードウェア観点から見ると、VLC_DEC部分より更に簡単である。VLC_DECと同様に、この部分の核心はVLC_ENCというFSMである。他のFSM、ENC_SPは、特殊エンコーディングのために使用される。FSM VLC_ENCの入力信号は、50

この部分の入力ピンと同一である。

- *LAST(1ピット):H. 263のTCOEFに対するLAST値
- * RUN/VALUE (6ピット): DCT係数テーブ ルがエンコーディングの途中であれば、この入力はRU 20 Nを意味し、そうでない場合一般的な値、すなわちパタ ーンを意味する。
 - *LEVEL (6ピット): DCT係数レベル
 - *SPECIAL_FLAG (2ピット): VLC_D E C部分で定義された特殊フラグ
 - *TABLE(6ピット):VLC__DECと同一
 - *MODE(9ピット):VLC__DECと同一

ROMアドレス発生は非常に簡単である。FSMはアドレスを発生させるために値(ラン)またはレベルまたは0に加えられるオフセットアドレスを提供する。このVLCが同一サイズと '0' カウントを有するので、特殊エンコーディングのためには、出力はコードで復元される2個の最下位ピットである。

【0225】出力ピンは下記のとおりである。

- *ONE_CNT_FLG(1ピット):VLC構造が '1'カウントを使用することを知らせる。
- *SIGN_EN_BIT:VLC構造が符号/偶数ピットをVLC LSBに置くことを知らせる。
- *SPECIAL_ENCODE (1ビット):特殊エ ンコーディングフラグ
- *VLC(2ピット)特殊エンコーディングされたVL CコードLSB
- *ADR_A(16ビット):オフセットアドレス。上位6ビットは0である。
- *ADR_B(16ビット): アドレスのまた他の部分。上位10ビットは常に0である。

2. 3 <u>ルックアップ</u>

この節は、VLCデータのエンコーディング/デコーディングを提供する。このブロックは下記のような状況を 処理する。

*規則的な12ピットエンコーディング/デコーディン

グROMテープル値出力

- *ビット上位/下位デコーディングデータ出力
- *特殊エンコーディングデータの復元

要求した通り、出力データ0で満たされる。

入力ピン:

- *D_ADR(10ビット): ROMアドレスをデコー ディングする。
- ***E_ADR**(10ビット): ROMアドレスをエンコーディングする。
- *ENCODE (1ビット): 1:エンコーディング; 10 0:デコーディング
- *HIGH(1ビット):上位6ビットフラグを抽出する。
- *ENABLE (1ビット): 完全な12ビットデータ フラグ
- *VLC(2ピット):特殊エンコーディングコード
- *SPECIAL_ENCODE (1ピット):特殊エンコーディングコード

出カピン:

LOOKUP (16ピット): VLCコード [0226]

【発明の効果】以上述べたように、本発明はビットストリーム処理器では、多様なビットストリームが実時間的に同時にエンコーディングまたはデコーディングされるように文脈を貯蔵することができるので、多重データストリームを同時に処理することができる。また、ビットストリーム処理器が単一算術命令またはブール命令を遂行するためにプログラムされないようにすることにより、ビットストリーム処理器が高速で動作できる。

【図面の簡単な説明】

- 【図1】 本発明によるメディアカードのブロック図である。
- 【図2】 本発明によるマルチメディア処理器のブロック図である。
- 【図3】 図2に示された処理器の一部のビットストリーム処理器のプロック図である。
- 【図4】 本発明によるコンピュータシステムのブロック図である。
- 【図5】 本発明によるコンピュータシステムのブロック図である。
- 【図6】 本発明によるコンピュータシステムのブロック図である。
- 【図7】 図2に示された処理器のファームウェア構造 を示す図である。
- 【図8】 図1のシステムのためのアドレスマップを示す図である。
- 【図9】 図1のシステムのためのアドレスマップを示す図である。
- 【図10】 図2に示された処理器のDSPコアを示す プロック図である。

182

- 【図11】 図2に示された処理器の一部のベクトル処理器に適用されたパイプラインを示す図である。
- 【図12】 図11のベクトル処理器の機能的なブロック図である。
- 【図13】 図11のベクトル処理器において実行データ経路を示す図である。
- 【図14】 図11のベクトル処理器においてロード及び貯蔵データ経路を示す図である。
- 【図15】 図2の処理器のキャッシュシステムのプロック図である。
- 【図16】 図15のキャッシュシステムにおいて命令 データキャッシュを示す図である。
- 【図17】 図2の処理器においてキャッシュ制御ユニットのデータ経路パイプラインを示す図である。
- 【図18】 図2に図示したシステムにおいてキャッシュ制御ユニットのアドレス処理パイプラインのためのデータ経路を示す図である。
- 【図19】 図2の処理器においてステートマシンを示す図である。
- 20 【図20】 図2の処理器においてステートマシンを示す図である。
 - 【図21】 図2の処理器においてステートマシンを示す図である。
 - 【図22】 図2の処理器においてステートマシンを示す図である。
 - 【図23】 図15のキャッシュシステムで使用された アドレスフォーマットを示す図である。
 - 【図24】 図2の処理器においてバスを示す図である。
- 30 【図25】 図2の処理器において仲裁制御ユニットを示す図である。
 - 【図26】 図2の処理器に対するタイミング図である。
 - 【図27】 図2の処理器に対するタイミング図である。
 - 【図28】 図2の処理器に対するタイミング図である。
 - 【図29】 図2の処理器に対するタイミング図である。
- 0 【図30】 図2の処理器においてメモリリクエスト信号を示す図である。
 - 【図31】 図2の処理器においてメモリリクエスト信号を示す図である。
 - 【図32】 図2の処理器においてメモリリクエスト信号を示す図である。
 - 【図33】 図2の処理器においてバス仲裁制御ユニットを示す図である。
 - 【図34】 図2の処理器に対するタイミング図である。
- 50 【図35】 図2の処理器に対するタイミング図であ



る。

【図36】 図2の処理器に対するタイミング図である。

【図37】 図2の処理器においてパスインターフェース回路を示す図である。

【図38】 図2の処理器においてパスインターフェース回路を示す図である。

【図39】 図1のシステムに対する仮想フレームパッファ (VFB) を示す図である。

【図40】 図1のシステムに対する仮想フレームパッ 10ファ (VFB) を示す図である。

【図41】 図1のシステムに対するパスインターフェースを示す図である。

【図42】 図2のシステムに対するメモリコントローラーを示す図である。

【図43】 図2のシステムに対するメモリコントローラーを示す図である。

【図44】 図2のシステムに対するアドレスコントローラーを示す図である。

【図45】 図1のシステムで使用するフォーマットを 20 示す図である

【図46】 図1のシステムで使用するフォーマットを 示す図である

【図47】 図1のシステムにおいてステートマシンを示す図である

【図48】 図1のシステムに対するデータコントローラーのプロック図である。

【図49】 図1のシステムに対するタイミング図である。

【図50】 図1のシステムに対するタイミング図であ 30 **る**。

【図51】 図1のシステムに対するタイミング図である。

【図52】 図2の処理器において装置インターフェース回路を示す図である。

【図53】 図2の処理器において装置インターフェース回路を示す図である。

【図54】 図1のシステムの各部に対するプロック図である。

【図55】 図1のシステムの各部に対するブロック図 40 である。

【図56】 図1のシステムの各部に対するプロック図である。

【図57】 図1のシステムにおいてレジスタを示す図*

* である。

【図58】 図1のシステムにおいてレジスタを示す図である。

【図 59】 図 1 のシステムにおいてレジスタを示す図である。

【図60】 図1のシステムにおいてフレームバッファ 及びピデオウインドを示す図である。

【図61】 図1のシステムに対するタイミング図である.

【図62】 図1のシステムにおいてレジスタを示す図である。

【図 6 3 】 図 1 のシステムに対するタイミング図である。

【図64】 図1のシステムで使用するパッファを示す 図である。

【図65】 図1のシステムで使用するバッファを示す 図である。

【図66】 図1のシステムで使用するバッファを示す 図である。

【符号の説明】

100: メディアカード

105、122: バス

110: マルチメディア処理器

112: D/A変換器

114: CODEC

120: メモリバス

210: スカラー処理器 220: ベクトル処理器

230: キャッシュサブシステム

240: IOBUS

242: タイマー

243: UARTユニット

245: ピットストリーム処理器

250: FBUS

252、255: インターフェース回路

258: コントローラー

290: データ移動器

310: インターフェースユニット

320: SRAM

330: VLC FIFOユニット


340: VLC LUT ROM

350: 制御ステートマシン


360: BPコアユニット




【図1】




【図3】




【図2】




[図4]




【図5】




【図6】



【図7】




[図8]




【図9】


【図19】




【図10】




【図11】






【図25】


IOBus仲教制御ユニット



【図12】



【図20】



TDLB:アイドル収集


取扱:PRGT・ビタに選収または記入りクエストを作る GGTに真えられたサイズSBより大さい

低口:兵之られたサイズ168より大きい

四73:典えられたサイズほより大きい


GIT4:最後のサイクルのための駆動データ

[図14]




【図21】

デーク受信器ステートマシン (0_50)




IDLB:アイドル状態
QRE:FF-タ (63:0) から第1番目8のBア-タ受信
TRO:FF-タ (63:0) から第3番目8Bア-タ受信
TRO:FF-タ (63:0) から第3番目8Bア-タ受信
RDE:FF-タ (63:0) から第4番目8Bア-タ受信
RDE:F-タ (63:0) から第4番目8Bア-タ受信
RDF:LL:リクエスタにデータを復贈させる前にIDCをリフィール
EDT:リクエスタにデータを復贈させる準備


【図61】




【図13】



【図15】




【図31】 メモリ記入リクエストPバスフロ-



【図16】


IDC構成




*Note: Tag ram, v/d ram have 1/2 word-line

【図32】

マスタ/スレーブ "非メモリ" リクエストFbusフロー




【図17】



٠.

【図18】




dilini.


[図22] 【図41】 ARM7コア キャッシュCONT. MCU 8259 DISABLE MSP DAT MSP_HOST_DAT SHT by HOST SHT by HOST RESHT HT ARM RESHT HT ARM PCI INDA PCIBUS D_RD7 PENTIUM. 【図57】 Bit7 REPILL MPM_ LVR 0 - Read Back 1 - Serial to chip ライトスナートマシン(102_530)

[図30]


メモリ譲取リクエストFバスフロ-



【図23】
IDC and ROMアドレスフォーマット





【図37】



[図24]


IOBus構造定義





[図26]


10Busリード (停送サイズ=1ワード (4bytes))



51	50	49 40	39 32	31	0
Pw	R	Fous ReqID [9:0]	Fbus Size [7:0]	Fbus Address [31:0]	


MSPメモリ制御器リクエストFIFOフォーマット

【図46】




[図27]

IOBusライト (傳送サイズ=1ワ-ド (4bytes))





【図54】




[図28]

IOBusリード (傳送サイズ=4ワード (4bytes))






【図29】 IOBusライト (傳送サイズ=4ワ-ド (4bytes))




【図33】

中央Pバス仲裁制御ユニット




【図47】

SDBAMメモリ制御器RAS/CAS状態マシン



【図34】

Fbusタイミング 図




メモリ記入リクエストFbusタイミング


参照:ここには8バイトデ-タ傳送を示している. 16/32/64/128バイトに對ていは マルチプルデ-タサイクルが使用される.

[図35]

Fbusタイミング 図 cont.




【図63】



【図36】

Fbusタイミング 図 cont.



メモリ折り返し記入リクエスト 變換サイズ= 32バイト


【図66】

アコーディング戦用でピアオレートパッファに對する共義情


Rate_Buffer_Address_0	Rate Buffer Block 0	
late_Buffer_Address_1		
Bate_Buffer_Address_2	Rate Buffer Block 1	
Rate_Buffer_Address_3		
Bate_Buffer_Address_4	Rate_Buffer_Block_2	
Rate_Buffer_Address_5		
Rate_Buffer_Address_6	Bate_Buffer_Block_3	
Rate_Buffer_Address_7		

[図38]

FBUS PCIインタ-フェスロジック




【図59】




ステ-タスレジスタ


[図39]




【図40】




【図43】




【図44】




[図48]





【図55】






.






Memory READ page hits. tRAS=6, tCAS=3, tRCD=3, BurstL=4. tRP=3


【図52】




[図53]



【図56】



【図60】



フロントページの続き

(72)発明者 アムジャド・クレシ アメリカ合衆国・カリフォルニア・ 95134・サン・ホセ・イラン・ヴィレッ ジ・レーン・#307・350 (72)発明者 ル・ングイェン アメリカ合衆国・カリフォルニア・ 95030・モンテ・セレノ・ダニエル・プレ イス・15095

PCT

世界知的所有権機関 国 務 特許協力条約に基づいて公開された国際出願



(51) 国際特許分類6 (11) 国際公開番号 WO97/14093 A1 G06F 9/30 (43) 国際公開日 1997年4月17日(17.04.97)

(21) 国際出願番号

PCT/JP96/02910

(22) 国際出願日

1996年10月7日(07.10.96)

(30) 優先権データ 特願平7/261177

1995年10月9日(09.10.95)

(71) 出願人(米国を除くすべての指定国について) 株式会社 日立製作所(HITACHI, LTD.)[JP/JP]

〒101 東京都千代田区神田駿河台四丁目6番地 Tokyo, (JP)

(72) 発明者;および

(75) 発明者/出願人(米国についてのみ)

中川哲也(NAKAGAWA, Tetsuya)[JP/JP]

〒184 東京都小金井市本町5丁目15-9 Tokyo, (JP)

波多野雄治(HATANO, Yuji)[JP/JP]

〒185 東京都国分寺市光町1丁目1-29 Tokyo, (JP)

提坂康博(SAGESAKA, Yasuhiro)[JP/JP]

〒187 東京都小平市回田町219 Tokyo, (JP)

馬路 徹(BAJI, Toru)[JP/JP]

〒206 東京都稲城市向陽台4丁目2-C-608 Tokyo, (JP)

野口孝樹(NOGUCHI, Koki)[JP/JP]

〒156 東京都世田谷区上北沢3丁目23-18 Tokyo, (JP)

(74) 代理人

弁理士 浅村 皓, 外(ASAMURA, Kiyoshi et al.) 〒100 東京都千代田区大手町2丁目2番1号

新大手町ピル331 Tokyo, (JP)


CN, JP, KR, SG, US, 欧州特許 (AT, BE, CH, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE).

添付公開書類

国際調査報告書

(54)Title: TERMINAL

(54)発明の名称 端末装置



- a ... closely coupled DSP-CPU core
- ... integrated DSF/CFU chip section 300

- peripheral circuit
- 323 ... CPU paripheral circuit
- 326 ... external RAM

(57) Abstract

For manufacturing a mobile communication terminal, reduction of the cost, power consumption, and size is a very important factor, and it is a major problem for the conventional technique in which two independent sets of DSPs and CPUs are used, because two systems of external memories are required. Further, since two systems of peripheral devices for data input/output are necessary for the DSPs and CPUs, there exists useless overhead between the DSPs and CPUs. A mobile communication terminal system is realized by using an integrated DSP/CPU chip having a DSP/CPU core (500) integrated as a single bus master, an integrated external bus interface (606) and an integrated peripheral circuit interface. Therefore, an inexpensive, low-power consumption, small-sized mobile communication terminal system is provided because the memory systems and peripheral circuits of the DSPs and CPUs are integrated.

(57) 要約

移動通信端末においては低コスト化、低消費電力化、小サイズ化の3つが非常に重要であるが、従来の2つの独立したDSPとCPUを用いた技術では2系統の外付けメモリが必要なため大きな問題となる。また、データ入出力用の周辺装置もDSP用とCPU用に2系統必要となりDSPとCPU間の余分な通信オーバーヘッドが存在していた。一つのバスマスターとして統合されたDSP/CPUコア(500)と統合された外部バスインタフェース(606)および統合された周辺回路インタフェースを持ったDSP/CPU統合チップで移動通信端末システムを実現する。DSPとCPUのメモリシステムと周辺回路が統合化することができ低コスト、低消費電力、小サイズの移動通信端末システムを実現できる。

